The Top Programming Languages 2017, VHDL популярнее Verilog Опции

[Мур]

http://spectrum.ieee.org/static/interactiv...-languages-2017

А у нас на форуме наоборот

[AVR]

http://spectrum.ieee.org/static/interactiv...-languages-2017
А у нас на форуме наоборот

Как они это считали? Если это сродни рейтинга Tiobe, то можно смело игнорировать.
Вот поэтому я борюсь, чтобы новичков не портили VHDL-ем. Знаю нескольких знакомых, страдают, потому что "дедушка на работе" указал им на этот язык изначально.

[Stewart Little]

Вот поэтому я борюсь, чтобы новичков не портили VHDL-ем.

Я Вас умоляю!

ПМСМ, профессионал первым делом должен знать цифровую схемотехнику. Инструментарий описания тут вторичен.
А что до HDL, то знать надо оба (используя то, что больше нравится). Вот мне больше нравится VHDL.

[sonycman]

ПМСМ, профессионал первым делом должен знать цифровую схемотехнику. Инструментарий описания тут вторичен.

Казалось, что современный инструментарий как раз всё больше уходит от рисования схем.

Я за Verilog.

[petrov]

Казалось, что современный инструментарий как раз всё больше уходит от рисования схем.

И схемы современные есть. Когда полностью контролируемая цифровая схемотехника получается без захода в HDL, мутные симуляторы и тестбенчи, сразу работает в железе, возникает вопрос, а зачем нужно это г-но мамонта, которое мешает заниматься непосредственно задачей.

Голосую за человеческий синтаксис VHDL.

[el.d]

И схемы современные есть. Когда полностью контролируемая цифровая схемотехника получается без захода в HDL, мутные симуляторы и тестбенчи, сразу работает в железе, возникает вопрос, а зачем нужно это г-но мамонта, которое мешает заниматься непосредственно задачей.

Голосую за человеческий синтаксис VHDL.

А вы пробовали хоть раз на VHDL загрузить из файла, например, тестовые воздействия или коэффициенты фильтра? И чтобы последнее еще и синтезируемое было. Вот уж где "человеческий" синтаксис!

[petrov]

А вы пробовали хоть раз на VHDL загрузить из файла, например, тестовые воздействия или коэффициенты фильтра? И чтобы последнее еще и синтезируемое было. Вот уж где "человеческий" синтаксис!

Любой HDL анахронизм для таких задач, сейчас я отлаживаю всё это в матлабе не редактируя HDL, без написания дурацких тестбенчей с подгрузкой из файлов и формирования этих файлов, сгенерированный HDL как промежуточный формат идёт напрямую в квартус, и всё сразу работает.

[el.d]

Любой HDL анахронизм для таких задач, сейчас я отлаживаю всё это в матлабе не редактируя HDL, без написания дурацких тестбенчей с подгрузкой из файлов и формирования этих файлов, сгенерированный HDL как промежуточный формат идёт напрямую в квартус, и всё сразу работает.

Вы работаете с m фаилами Матлаба или в Симулинке?

Делал, не раз.
Вы попробуйте на китайском поговорить/писать, тяжело?
1/6 человечества говорит же

Я тоже делал, и тоже не раз. В VHDL для этого надо писать громоздкую неудобную функцию. В Verilog это делается одной строчкой. "Зачем есть капусту, когда можно есть картошку?"(с)

По поводу китайского - это их родной язык. В случае с VHDL/Verilog ни о каком "родном" происхождении речи нет. По хорошему, надо знать оба. Я начинал с VHDL, не так давно начал познавать дзен с Verilog и буду постепенно переходить на него.

[petrov]

Вы работаете с m фаилами Матлаба или в Симулинке?

Симулинк.

[el.d]

Симулинк.

И он умеет, например, блоки matlab function преобразовывать в HDL?

Ну и как часто вам надо что-то загружать из файла? По сто раз на дню, что ли?

Конечно нет, но пришлось потратить время, чтобы разобраться и написать. В случае с Верилогом у меня это заняло не больше 2 минут - загуглить и скопировать одну строчку.

Сообщение отредактировал el.d - Aug 7 2017, 12:52

[petrov]

И он умеет, например, блоки matlab function преобразовывать в HDL?

Это не то, чем нужно пользоваться, на что рассчитывать, никогда не использую этот блок. ИМХО

[el.d]

Это не то, чем нужно пользоваться, на что рассчитывать, никогда не использую этот блок. ИМХО

То есть, используете только готовые блоки типа модуляторов/демодуляторов, фильтров и тд, а то, что не реализовано в библиотеках Симулинка - собираете из элементарных блоков типа задержки, суммирования и тд?