Моделирование полумоста в LTspice., Выбор MOSFET Опции

[dinam]

Столкнулся со странным. Давно применяем драйвер ШД A4989. C которым оказалось не всё так просто, например, не моё и моё. Проблему победил и все платы работают надежно и без нареканий при 46 В. Решил применить более новые NVMFS5C682NL и лучшие по характеристикам транзисторы (как мне казалось) взамен PSMN030_60YS.
Впаял NVMFS5C682NL. Судя по осциллографу стало только хуже - сквозные токи возросли, пики напряжений тоже возросли. Фронты напряжения на обмотке ШД уменьшились до порядка 7-8 нс. Да и сдохли транзисторе вскоре. Решил помоделировать в LTspice. К сожалению модель Pspice для A4989 не нашел, поэтому взял просто первый попавшийся драйвер LT1160 для полумоста. Если у кого есть для A4989, поделитесь, пожалуйста.

Самый большой всплеск тока и перенапряжений, опасных для A4989 происходит в момент включения верхнего транзистора (судя по осциллографу ). На схеме это Q1. Стал моделировать разные типы транзисторов и всё стало ещё хуже, т.е. не понятнее. Первоначально я считал, что чем меньше емкость затвор-сток и меньше время восстановления паразитного диода в полевом транзисторе тем лучше. Но похоже это совсем не так.

Цель - уменьшить всплеск тока и перенапряжений, опасных для A4989.
Надо увеличить фронты, чтобы не было большого сквозного тока в полумосте. Из-за обратного восстановления паразитного диода в полевом транзисторе.
Увеличиваю резистор в затворе, увеличивается выброс на затворе закрытого полевика из-за быстрого нарастания напряжения на стоке.
Цепляю ёмкость к затвору. Фронт слабо затягивается, но сильно увеличиваются времена до и после плато, возникающего из-за эффекта Миллера. Эти времени сильно затягивать нельзя, похоже нарушается логика работы микросхемы.
Цеплять диод параллельно резистору в затворе, тоже нельзя, т.к. транзистор резко закрывается.

Взял транзисторы IRFR024NPBF из Demo Board для A4989. Так у этих древних транзисторов импульс тока намного меньше чем у современных, хотя время рассасывания раз в 10 больше! Почему???
Диоды Шоттки ставить параллельно MOSFET не предлагать, с ними работает как надо.

Неправильные модели транзисторов? Модели не учитывают время и ток рассасывания?
В итоге какие параметры транзисторов оптимизировать, чтобы уменьшить этот импульс тока и как затянуть фронт хотя бы до 20-30 нс? Почему такое расхождение между моделированием и реальностью я тоже не понял.
И ещё вопрос по LTspice - как померить время нарастания сигнала, ну типа как в осциллографе?

Прикрепленные файлы

 LT1160_TA01.zip ( 4.14 килобайт ) Кол-во скачиваний: 29

 

[Hale]

Для того чтобы затянуть фронт надо выбрать MOSFET с максимальным пороговым напряжением. Чем больше пороговое напряжение VGS(th), тем больше я смогу затянуть фронт

все верно. выше пороговое, выше и нелинейная емкость. больше длительность перезаряда.

У меня обратная задачка. Раскачать мост на MOSFET до возможного предела по частоте. Цель - 10-20МГц. Сейчас сижу, вторые сутки сравниваю даташиты на транзисторы.
Т.к. контроллера на такую частоту не нашел, сам сделать на сигнальнике не смогу, мертвого времени тоже не будет. Поэтому взял LTC4444-5, у нее dead-time компаратор между каналами есть.
Вот только в даташите отсутствуют как диоды, так и резисторы, вообще все. Причем в трех схемах подряд их нет. Выходы у LTC тоже совмещенные на вкл и на выкл. (у TI что-то вроде пушпула, что позволяет балансировать заряд-разряд резисторами раздельно).

Поэтому озадачился.
1)Наверное подразумевается что вместо резисторов надо ставить бусины типа Murata BLM на затвор?
2)Еще не ясно, надо ли их ставить на верхний исток и нижний сток.
3)Не ясно, как поведет себя резистор Rgs для стартового состояния как его рассчитывать.
4)Про упомянутые диоды, как они поведут себя выше 2 МГц? Отказаться от них совсем, или оставить только на верхнем ключе? (он вроде и так заторможеннее нижнего)
5)отказался от применения GaN транзисторов из-за технологических сложностей с ними (неудобные RF корпуса, BGA, сложные особенности разводки по мануалам)
Но при этом прочитал, тчо на высоких частотах бутстрапный диод надо заменять на транзистор, закрывающийся вместе с нижним ключем. GaN транзистор с нулевым временем восстановления. Таких MOSFET транзисторов не найти, а напряжение на Boost-ноге будет прыгать почти как в канале ключа, разве что постоянный ток ниже. Но импульсный сравним.
Стоит ли вообще делать защелку бут-страпа на MOSFET (напр. BSS119N)?
6) какие есть общепринятые защитные схемы против остановки управляющих испульсов? Ну например, входной сигнал пропал, или колебания ШИМ-компаратора сорвались.... DC ток оставлять нельзя.
В случае отсутствия входного сигнала, думаю логарифмический усилитель и два И-вентиля на вход и на выход... а если колебания сорвутся? еще один усилитель?
7)Увидел в продаже каскодную сборку MOSFET+GaN. Сравнительно недорого, в TO220 корпусах. Хорошо ли она поведет себя в мосту выше 2МГц?

[Орлёнок]

Вот только в даташите отсутствуют как диоды, так и резисторы, вообще все. Причем в трех схемах подряд их нет. Выходы у LTC тоже совмещенные на вкл и на выкл. (у TI что-то вроде пушпула, что позволяет балансировать заряд-разряд резисторами раздельно).

Поэтому озадачился.
1)Наверное подразумевается что вместо резисторов надо ставить бусины типа Murata BLM на затвор?

Как минимум на нижний мосфет резисторы в затвор ставить не стоит. Т.к. схема адаптивного дедтайма мониторит напряжение на ноге BG, то из-за резистора на ней потенциал будет меняться быстрее, чем на затворе. А значит есть риск сквозняка.

Но при этом прочитал, тчо на высоких частотах бутстрапный диод надо заменять на транзистор, закрывающийся вместе с нижним ключем.

А можете поделиться ссылкой?

[Hale]

Как минимум на нижний мосфет резисторы в затвор ставить не стоит. Т.к. схема адаптивного дедтайма мониторит напряжение на ноге BG, то из-за резистора на ней потенциал будет меняться быстрее, чем на затворе. А значит есть риск сквозняка.

О! Я это подозревал про нижний, но обосновать не мог.
Но вот на верхний. Бусины рекомендуют в некоторых даташитах на ногастые GaN. на безногие не видел, но видимо там подразумевается пайка вплотную на широкий пад.

Ссылку на что? На ферритовую бусину? Ну вот у GANsystems нескольких трактатах встречал http://www.mouser.com/pdfDocs/343654_GaNSy...ev_20160426.pdf
Или тут у Transphorm: http://www.transphormusa.com/document/reco...phorm-gan-fets/
Еще где-то видел, не подскажу сразу.
Если про бутстрап, то тут:
http://epc-co.com/epc/Portals/0/epc/docume...ess%20Power.pdf

В общем, у меня уже опускаются руки. Не могу стабилизировать мост. Может он у меня какой-то странный, но старался делать как рекомендовали ребята из Hypex.nl, которые оригинальный UcD запатентовали




Видимо расфазировка в нагрузке так влияет на одно из плеч, что оно даже не запускается. в итоге средний ток через нагрузку либо прокачивается только одним плечом, либо(если включится второе) выходит из баланса и улетает в "+", или "-" до предела источника. Как это скорректировать - не знаю. В симуляции бусины не помогают убрать искажения фронтов, наоборот портят. Резисторы смазывают, но не помогают убрать ступеньки и повторения импульсов верхнего моста.
В плече две маленькие индуктивности - то линии задержки для обратной связи, вместе с кондером должны давать недостающих порядка 45° градусов до 180°　в ОС на спаде полосы. При этом цепочка не должна резать полосу вплоть до 2 МГц.

В приложенном файле используется библиотека с ltwiki, символ маленькой индуктивности для учета ног и дорожек в затворе.

Прикрепленные файлы

 4444_5bridge.zip ( 4.55 килобайт ) Кол-во скачиваний: 10

 

[dinam]

Не могу сообразить про какую стабилизацию вы говорите. Да и по просто расскажите про свою задачу, чего вы в итоге хотите получить.
P.S. Я не знаю используется учитывается ли индуктивность выводов компонентов в Pspice моделе, но мне кажется всё таки не стоит применять транзисторы в so-8. По моему маленькому опыту при работе моста на индуктивную нагрузку вы хлебнете проблем из-за обратного восстановления паразитных диодов полевиков. Чтобы немного сгладить это, желательно ставить диоды Шоттки.