SPICE модели для 74/54 высокочастотной логики?, современные LV-CMOS, типа 74LVC, 74LVC2G и пр. Опции

[Hale]

Нет ли у кого моделей хорошо описывающих популярную дискретную логику в современном экономичном высокоскоростном исполнении?

Конкретно интересуют 2-входные XOR, AND и NAND, а также Инвертер/Шмитт вентили типа 74LVC, 74LVC2G, или подобные с точной симуляцией фронтов. Хочу на них блоки задержки фронтов, цепи аварийного отключения. Поэтому фронты особенно важны, затем задержки.

[Hale]

В мелкой логике 1G/2G может и нет, в обычной, например LVC74, есть.

Я разобрался что это за модели.
В отличие от BiCMOS-овой логики, тут симулируются только буферы. С оной стороны это можно использовать именно в качестве буфера, с другой стороны не очень понятно как делать внутренний интерконнект для настоящего логического вентиля. Для ABT-серии описана строгая структура из абстрактных кирпичиков (функции и цепи внутри каждого), между которыми стоял элемент с правильными уровнями для их запуска:
(ABT08-AND)
{PACKAGE}(VCC, GND)-[ESD]-[INV.BUF]-[NOR]-[BUFBIG]-[OUT3]-[ESD]-{PACKAGE}(VCC, GND)
{PACKAGE}(VCC, GND)-[ESD]-[INV.BUF]/
Здесь же эта "блоксхема" пропущена, сигнал стразу поступает в одномерную цепочку из в функций буферов.
{PACKAGE}(VCC, GND)-{STANDARD LVC INPUT INCL. ESD}(VCC, GND)-{INTERNAL INVERTER A}(VCC, GND)-{INTERNAL INVERTER 1}(VCC, GND)-{OUTPUT MODULE 2}-{PACKAGE}(VCC, GND)
Короче говоря, эта модель симулирует переходные процессы, но не время реакции логики, зависящее также от внутренних уровней.
А если tpd тут совпадает с паспортным, то тем более это фикция, притянутая за уши, и использовать ее нельзя.

Я подумал взять кирпичи логики из ABT, но они в другом формате, не очень вписываются. Если и заработает, то будет чепуха.

У меня из-за этого неопределенность насколько же нс я смогу укоротить импульсы, сколько каскадов использовать, один, два, три. Насколько несимметричны (из-за уровней) будут положительный и отрицательный импульсы после прохождения всей цепочки вентилей.