Нужен совет по Devboard + JTAG дебаг Xilinx, Девелопмент борд с возможностью дебага Опции

[Kolya]

Доброго времени суток.
При разработке у меня возник вопрос с реальзацией отладки. Разраббатываем плату на Spartan 6 программирование происходит через PSoC. Нужно реализовать систему дебага на множество точек (на плате). Возникла самая простая идея: взять девелопмент борд от Xilinx с множеством DIO, написать примитивный интерфейс и с помощью средств Chip Scope сделать такой себе многоканальный диджитал аналайзер.
Проблема в том, что я то и дело натыкаюсь в описании плат на отсутствие этой самой возможности дебага.
Возможно кто-то может посоветовать конкретное решение (плату разработчика) с возможностью дебага и ценовым диапазоном 100-200$

[yes]

При разработке у меня возник вопрос с реальзацией отладки. Разраббатываем плату на Spartan 6 программирование происходит через PSoC.

то есть точки, которые отлаживаете не являются выходами ПЛИС и вообще тогда непонятно, какое значение имеет наличие ПЛИС на плате?
в этом случае проще купить китайский юсб-логический анализатор, по моему сопоставимо будет с отдельной девбордой на ПЛИС

если эти точки подключены к спартану и в нем есть место, то что мешает включить туда чипскоп (не дебильный альтеровский сигналтап инсертер, а чисто в исходном коде - все прозрачно и доступно) ??? для этого достаточно иметь вывод JTAG-а и после загрузки прошивки любым способом, будет анализатор

кстати - какая PSoC?

---------

ну и ксайлинс предоставляет возможность управлять этим чипскопом на tcl - то есть какие-то свои хитрые обработчики или управление VIO можно делать (мне ни разу не было такое нужно - не делал, но вроде бы все в открытом доступе)