Параллельное включение блокировочных конденсаторов Опции

[ims]

Добрый день!

Для развязки питания цифровых схем обычно рекомендуется параллельное включение конденсаторов разных номиналов для получения низкого импеданса в широком диапазоне частот. Например, здесь для развязки питания STM32F103 ув. =AK= советует параллельное включение конденсатора 1мкФ и 4-х конденсаторов 10нФ.

Если взять эквивалентные схемы конденсаторов, например, для серии CGA3, и построить график зависимости модуля импеданса для параллельного включения 1мкФ и 4x10нФ, то получится кривая с резонансным подъемом на частотах 20-50МГц (желтая линия на графике). На частоте 35МГц импеданс параллельно включенных конденсаторов почти в 5 раз больше, чем импеданс каждого из конденсаторов по отдельности. Результат ожидаемый, поскольку в диапазоне частот между собственными резонансами конденсаторов фазы их импедансов различаются практически на 180 градусов, конденсаторы "мешают" друг другу.

Эффект заметный, однако о нем совершенно не упоминается в контексте проектирования развязки питания. Это действительно не важно? Или в реальных платах вредное взаимовлияние конденсаторов как-то нивелируется?

[vvvv]

Прежде чем строить графики и тем более на базе графиков делать выводы, сделайте три вещи
1. Найдите полные модели S параметров конденсаторов, убедитесь что модели работают до 6ГГц ну или до 1ГГц минимум
2. Скомпилируйте модель печатной платы, тоже в S параметры при помощи софта который позволяет это сделать
3. Скомбинируйте модель печатной платы и модели конденсаторов в пакете моделирования типа HSpice и получите
честный график АЧХ.
А то уже вторая страница пошла в чем моделируется, как получены результаты непонятно.
Влияние стека печатной платы, которую тут не рассматривают, завалит любые package параметры просто на раз.
Без строгого подхода в такого рода делах все разговоры абсолютно лишены смысла, от слова совсем.

PS: Модели представленные пользователем Алексашка можно смело назвать взятыми с потолка, то есть да они вроде
как похожи на некий усредненный вариант, но этот вариант также далек от конкретной платы как Питер от Марса.
А Сатурн несерьезный пакеты для проверки работы PDN тем более до гигагерца.

И более того импеданс цепи питания тем более по сетке частот всегда имеет смысл рассмтривать только вместе
с потреблением тока конкретной схемой по этой же сетке частот. Если у Вас нет сетки потребления, Ваши графики
это конь в вакууме.
Альтера, за что ей большое спасибо предоставляет такую информацию.
В целом по теме вся эта возня лишена смысла в приложении к STM32F103. Там надо просто поставить
по паре конденсаторов 1+0.1 на каждый пин питания, и 10..100uF на весь чип и тупо забить.

[Alexashka]

Прежде чем строить графики и тем более на базе графиков делать выводы, сделайте три вещи
1. Найдите полные модели S параметров конденсаторов, убедитесь что модели работают до 6ГГц ну или до 1ГГц минимум
2. Скомпилируйте модель печатной платы, тоже в S параметры при помощи софта который позволяет это сделать
3. Скомбинируйте модель печатной платы и модели конденсаторов в пакете моделирования типа HSpice и получите
честный график АЧХ.
А то уже вторая страница пошла в чем моделируется, как получены результаты непонятно.
Влияние стека печатной платы, которую тут не рассматривают, завалит любые package параметры просто на раз.
Без строгого подхода в такого рода делах все разговоры абсолютно лишены смысла, от слова совсем.
...
И более того импеданс цепи питания тем более по сетке частот всегда имеет смысл рассмтривать только вместе
с потреблением тока конкретной схемой по этой же сетке частот.
...
В целом по теме вся эта возня лишена смысла в приложении к STM32F103.

Вот так вот прям завалит даже на 20 МГц ?? Серьезно?
А как связано потребление тока и импеданс связки конденсаторов? Эээээ..........
А как стыкуются ваши 6ГГц и STM32F103 ??

Ох уж эти критики...Вы бы лучше (если умеете по пунктам 1-2-3) привели результаты моделирования импеданса в "правильном" софте. Я думаю всем будет интересно, некая усредненная плата, несколько конденсаторов, трасса длинной...на ваш вкус ну может ТС оговорит более конкретные требования? Я например не считаю что нужно "поставить по паре конденсаторов 1+0.1 на каждый пин питания, и 10..100uF на весь чип и тупо забить", ибо цифровая часть зачастую соседствует с аналоговой, и чтобы помехи с "цифры" не лезли в аналоговую часть желательно их "закапсулировать" в цифровой зоне как можно лучше. В этом смысле конечно и трассировка цепей земли/питания играет важную роль, но и с конденсаторами хотелось бы разобраться, так как низкий импеданс в широкой полосе как раз помогает снизить пульсации от "цифры".

2 ims, спасибо, вроде всё совпадает по цифрам

[vvvv]

А как связано потребление тока и импеданс связки конденсаторов? Эээээ..........
А как стыкуются ваши 6ГГц и STM32F103 ??

1.
Импеданс связки конденсаторов умноженный на пиковый ток потребления дает dV между целевым напряжением
и реальным. И если она эта dV больше скажем 5% , а для некоего процессора это пороговое отклонение от напряжения,
то батарея не выполнит свою задачу.

И как я уже писал, все это никак НЕ касается STM32F103. У него требования к питанию довольно широкие и
тут просадка по питанию может сказаться только при работе на предельной частоте, но там они тоже дают
довольно размытые данные. То есть на 8МГц он будет работать как трактор со связкой 1+0.1 без проблем.

Rise/fall time у STM32F103 5ns, согласно общепринятому соотношению BW = 70МГц, то есть для STM32F103 имеет
смысл рассматривать именно эту частоту как потолок, а это очень низкая частота, чтобы всерьез разбираться
здесь с влиянием импеданса конденсаторов на работу процессора, а также переключение портов процессора,
и их влияние на потребление.

2.
Модель с предельной 6ГГц будет показывать валидные данные на 1ГГц, модель на 1ГГц будет слегка врать,
ну можно такое предположить, так как на границах диапазона данные не всегда верны.
1ГГц НИКАК не относится к STM32F103, но раз уж тут приводят графики до 1ГГц то если делать то делать.


Из всего вывод. Прежде чем вникать в вопросы импедансов, надо определиться с граничной частотой
потребления. В данном случае она 70МГц, и это очень низкая частота, чтобы заморачиваться, и просто надо
поставить минимум по 0.1uF на ногу, и один bulk конденсатор на 10..100uF и забыть.
Но если хочется освоить всю цепочку анализа, тогда надо делать это строго.

Собственно об этом мой пост.

PS: Про помехозащиту между аналогом и цифрой не буду провоцировать споры, просто скажу, если в данном
конкретном случае есть некий аналог рядом с цифрой, то его тоже надо рассматривать конкретно. Аналоги они ж разные...

[ims]

Но если хочется освоить всю цепочку анализа, тогда надо делать это строго.

Да, "хочется освоить цепочку анализа".

Сейчас я разбираюсь с книгой Отта (Henry W. Ott Electromagnetic Compatibility Engineering), из которой Alexashka приводил графики в сообщении 11. Для большей ясности хотелось бы разобрать простой модельный пример. Буду признателен, если участники форума найдут возможность покритиковать.

Пусть есть двусторонняя плата FR-4 толщиной 1,5мм, разведенная, как показано на рисунке. Ширина дорожек 0,3мм (разводка намеренно плохая для усиления паразитных эффектов и упрощения расчета). На плате установлен единственный активный элемент - инвертор LVC1G04. Частота передачи данных до 100Мбит/с. Выход нагружен на CL=10пФ. Питание VCC=3.3В подводится слева, от источника с большим ВЧ импедансом (например, от лабораторного БП через длинные провода). Развязка питания выполнена блокировочным конденсатором 0402 в непосредственной близости от МС и bulk-конденсатором 1206 10мкФ на расстоянии 25мм. Нижняя сторона платы – сплошной земляной полигон.


Оценим поведение схемы при номиналах блокировочного конденсатора 0402 1нФ, 10нФ, 100нФ. Топологию и остальные параметры схемы не меняем. Анализ:
1) Согласно даташиту Cpd=18пФ. Время нарастания tr в даташите не указано, принимаем равным 3нс.
2) Амплитуда динамического тока J = (CL+Cpd)*Vcc/tr = 30мА [Ott eq.11-1, 11-2b].
3) Целевой импеданс для амплитуды пульсаций dV=0.1В (3% от Vcc) - Zt=2*dV/J=6.7Ом, граничная частота fc=1/(pi*tr)=106МГц [Ott 11.4.5].
4) Эквивалентная схема для расчета импеданса приведена на рисунке, schematic для LTSpice во вложении. Микросхема моделируется источником тока (треугольные импульсы Trise=Tfall=3нс, амплитуда I1=0, I2=30мА) [Ott 11.2.1]. Индуктивность дорожки шириной 0.3мм при расстоянии до полигона 1.5мм — 0.68нГн/мм [Ott eq.10-5], индуктивность полигона — 0.026нГн/мм [Ott Fig.10-19], индуктивность межслойного - 0.8нГн ("типичное значение" из [Ott]). Паразитные параметры конденсаторов взяты из альтеровской PDN Tool (0402 1нФ — L=0.4нГн, R=161мОм; 0402 10нФ — L=0.4нГн, R=60мОм; 0402 100нФ — L=0.4нГн, R=28мОм).
5) Результат расчета импеданса приведен на графике. Синяя линия - целевой импеданс (рост 40дБ на декаду выше граничной частоты). Положения максимумов: (32.6МГц, 54Ом), (10.3МГц, 7.6Ом), (3.2МГц, 0.94Ом). Таким образом, номиналы 1нФ и 10нФ не проходят по целевому импедансу, а 100нФ – проходит.
6) Симуляция эквивалентной схемы в LTSpice дает следующие оценки для пик-пик пульсаций напряжения питания на микросхеме (V(V1)-V(V0)) в установившемся режиме на частоте максимума импеданса:
0402 1нФ f=32.6МГц — 628мВ
0402 10нФ f=10.3МГц — 31мВ НЧ + иголки 6нс 82мВ
0402 100нФ f=3.2МГц —1.4мВ НЧ + иголки 6нс 80мВ

Вопросы. Амплитуда иголок в вариациях с 10нФ и 100нФ одинакова из-за того, что на высоких частотах импедансы для этих двух случаев практически одинаковы. Правильно? Амплитуда низкочастотных пульсаций при симуляции получается намного меньше, чем должно быть по формуле dV=J*Z/2 (31мВ против 114мВ, 1.4мВ против 14.1мВ). Как это можно объяснить? Хотелось бы также услышать замечания по эквивалентной схеме и расчету паразитных индуктивностей.



P.S. Не надо больше про STM32F103. У меня нет проблем с его разводкой. Эта тема скорее методически-образовательная .

Прикрепленные файлы

 pdn1.rar ( 1020 байт ) Кол-во скачиваний: 8