Какое расстояние может петлять сигнальная дорожка LPDDR2 между ног процессора без учета волнового, например при 333МГц Опции

[iiv]

Добрый день,

развожу сейчас LPDD2 на 333МГц. Вроде все должно лечь хорошо, но хочется на некоторых технологических процессах изготовления плат, связанных с внутренними виа сэкономить.

Насмотрелся разводок, что лежат в свободном доступе. Заметил, что часто с пина BGA процессора до того момента, как дорожка попадает на правильный импеданс (когда на соседнем слое есть сплошной плейн земли) проходит 2-3мм, а у некоторых даже и 5-7мм.

В связи с этим и возник вопрос в САБЖе, пожалуйста, подскажите, как примерно можно оценить какое расстояние может петлять сигнальная дорожка LPDDR2 между ног процессора без учета волнового сопротивления если длина дорожки выравнивается в ноль?

Спасибо!

ИИВ

[Aner]

В многослойках важна толщина по меди в слоях. К примеру иногда использую медь 18 микрон внутри, и делаю по минимуму 75 микрон дорожки, зазаоры соответственно. На топе, боттоме эти 18 до 35 доращивают за счет метализации, там только по 100 микрон можно. Может поможет, узнайте на вашей фабе.
Ну и препрег 63 микрона можете использовать с вашими то слоями.

[iiv]

В многослойках важна толщина по меди в слоях. К примеру иногда использую медь 18 микрон внутри, и делаю по минимуму 75 микрон дорожки, зазаоры соответственно. На топе, боттоме эти 18 до 35 доращивают за счет метализации, там только по 100 микрон можно. Может поможет, узнайте на вашей фабе.
Ну и препрег 63 микрона можете использовать с вашими то слоями.

да, верно, 75-микронной дорожкой и очень тонким преппрегом можно хорошо место сэкономить, правда у тех, у кого я платы делал ценник на 8 слоев с такой технологией получался выше, чем если 100микрон и 12 слоев, поэтому я в этом направлении не посматривал. Мне и на прототипах (коих будет не один и два) хочется сэкономить, да и в масспродукции (10-100к в год) задорого не хотелось бы делать.