Какое расстояние может петлять сигнальная дорожка LPDDR2 между ног процессора без учета волнового, например при 333МГц Опции

[iiv]

Добрый день,

развожу сейчас LPDD2 на 333МГц. Вроде все должно лечь хорошо, но хочется на некоторых технологических процессах изготовления плат, связанных с внутренними виа сэкономить.

Насмотрелся разводок, что лежат в свободном доступе. Заметил, что часто с пина BGA процессора до того момента, как дорожка попадает на правильный импеданс (когда на соседнем слое есть сплошной плейн земли) проходит 2-3мм, а у некоторых даже и 5-7мм.

В связи с этим и возник вопрос в САБЖе, пожалуйста, подскажите, как примерно можно оценить какое расстояние может петлять сигнальная дорожка LPDDR2 между ног процессора без учета волнового сопротивления если длина дорожки выравнивается в ноль?

Спасибо!

ИИВ

[EvilWrecker]

iiv тут прав с параллельными вычислениями.

Увы, нет Если бы речь шла о том чтобы перенести проект забивающий до отказа емкость топовых арий 10 то еще можно было бы думать, но младший циклон- нет.

Еще по теме TC_а. В FPGA вы можете мапить много чего, то же подключение к DDR2/3/4, отсюда и доп удобства и трудности для подсчета задержки от шара до кристала в отличии от SoC где есть жесткая привязка к шарам. Хотя и не совсем. Тот же стандарт для DDR2/3/4 позволяет менять (мапить) между собой для удобства разводки ( уходить от перекрещиваний ) шины данных побайтно, или провода внутри байта, НО! не трогая DQ0.

Это не соответствует действительности- у контроллера фпга нет фиксированных битов, причем тут стандарт вообще? Стандарты для для указанных типов памяти не описывают фиксированных битов. Такие биты есть только на кривых реализациях контроллера памяти по типу i.MX6.