LPDDR2 - Cyclone 5 SoC, как правильно подключать Vref, VTT, OCT, запутался, помогите, пожалуйста Опции

[iiv]

Добрый день,

на днях отдал в печать первую свою плату с LPDDR2 ( https://www.arrow.com/en/products/edb8132b4...cron-technology ) и Cyclone 5 SoC. Память - одна планка с 32 битной шиной.

Запутался в документации, обчитался и в Альтере, и Jedecах и в Микронах, вроде не могу найти опровержения, что я не прав, но и ни одного вменяемого дизайна не нашел, где бы было бы написано как правильно...

Теперь гложат сомнения, правильно ли я сделал, а именно:

1. не поставил ни одного терминирующего резистора на CA и DQ, вроде не надо если одна планка?
2. половину напряжения из 1.2В получал из TPS51200, но так как резисторы не нужны были, то VTT никуда не подключен, а VREF=0.6В из TPS51200 подключил на VREFCA, VRefDQ и все Vref6A,B,C в процессоре, через ферритовые бусины ессно,
3. DDR-ODT_0 и DDR-ODT_1 на процессорной части никуда не подключил (и DDR_RESET тоже) - то есть в воздухе висят,
4. из резисторов на плате имеются только ZQ0 и ZQ1 на памяти и RREF_TL на плиске.

Скажите, пожалуйста, правильно ли / можно ли так? И если что-то не правильно или не разумно, пожалуйста, скажите, как надо!

Спасибо!

ИИВ

[aaarrr]

1. не поставил ни одного терминирующего резистора на CA и DQ, вроде не надо если одна планка?

Не надо.

2. половину напряжения из 1.2В получал из TPS51200, но так как резисторы не нужны были, то VTT никуда не подключен, а VREF=0.6В из TPS51200
подключил на VREFCA, VRefDQ и все Vref6A,B,C в процессоре, через ферритовые бусины ессно,

Зачем ставить источник VTT в дизайн, где VTT не используется? REF'ы можно и резисторными делителями сформировать.

3. DDR-ODT_0 и DDR-ODT_1 на процессорной части никуда не подключил (и DDR_RESET тоже) - то есть в воздухе висят,

Пусть висят.

4. из резисторов на плате имеются только ZQ0 и ZQ1 на памяти и RREF_TL на плиске.

В инструкции еще упоминается pull-down на CKE.

[iiv]

Огромное спасибо, aaarrr!!!

Зачем ставить источник VTT в дизайн, где VTT не используется? REF'ы можно и резисторными делителями сформировать.

да тормоз потому-что, срисовывал дизайн у терасика с DE10-SoC борды, там tps512 использовалась, а так как не был уверен, что делителем хватит, сделал именно так... В следующей разводке поставлю делитель.

В инструкции еще упоминается pull-down на CKE.

ой... вот ведь видел когда инструкцию на планку памяти читал, но забыл... Огромное спасибо!!! Кстати, похоже навесным смогу зарихтовать, если без них не запустится, так как у меня переходное на эти ноги рядом с земельным полигоном стоит и резистор туда на раз ставится.