LPDDR2 - Cyclone 5 SoC, как правильно подключать Vref, VTT, OCT, запутался, помогите, пожалуйста Опции

[iiv]

Добрый день,

на днях отдал в печать первую свою плату с LPDDR2 ( https://www.arrow.com/en/products/edb8132b4...cron-technology ) и Cyclone 5 SoC. Память - одна планка с 32 битной шиной.

Запутался в документации, обчитался и в Альтере, и Jedecах и в Микронах, вроде не могу найти опровержения, что я не прав, но и ни одного вменяемого дизайна не нашел, где бы было бы написано как правильно...

Теперь гложат сомнения, правильно ли я сделал, а именно:

1. не поставил ни одного терминирующего резистора на CA и DQ, вроде не надо если одна планка?
2. половину напряжения из 1.2В получал из TPS51200, но так как резисторы не нужны были, то VTT никуда не подключен, а VREF=0.6В из TPS51200 подключил на VREFCA, VRefDQ и все Vref6A,B,C в процессоре, через ферритовые бусины ессно,
3. DDR-ODT_0 и DDR-ODT_1 на процессорной части никуда не подключил (и DDR_RESET тоже) - то есть в воздухе висят,
4. из резисторов на плате имеются только ZQ0 и ZQ1 на памяти и RREF_TL на плиске.

Скажите, пожалуйста, правильно ли / можно ли так? И если что-то не правильно или не разумно, пожалуйста, скажите, как надо!

Спасибо!

ИИВ

[dxp]

Самый дешевый Zynq на 192k LE стоит 780$, при том, что Cyclone 10 на 220k LE стоит 282$.

PS. XCZU4CG это, конечно, не Cortex-A9, но Zynq'ов с Cortex-A9 на 200к LE я почему-то не нашел..

PPS. Нашел XC7Z035 на 275к LE по цене 953$.

А почему нужно именно на 200к? И потом вы сравниваете не очень сравниваемые вещи - LE в десятом циклоне совсем != LE в седьмой серии зайлинкса. Полагаю, что вендор проектирует свои СнК, стараясь сделать сбалансированную связку, и ставить здоровенную ПЛИС с не самым мощным процессором не будет. А так можно далеко зайти - взять Stratix10 + AVR и сказать: "Ну, и где аналогичная СнК?"

А что для arp stm32 за 5$ недостаточно ?

Для ARP достаточно, для UDP на гигабите недостаточно.

А по udp какую предельную скорость Вам удавалось получить ?

957 Mb/s чистого трафика по UDP.

У меня вот программисты corei3 3.4 ГГц на udp смогли догнать до 700 МБит, если не ошибаюсь, а дальше сдулись.

Вот прямо сейчас мой старенький AMD Phenom II 3 ГГц, образца 2010 года качает несжатый поток с камеры, 452 Mb/s, несложная обработка (построение гистрограмм кадров, вычисление основных параметров видео и автоматическая регулировка, в т.ч. путём управления временем накопления ПЗС матрицы и PGA CCD процессора - по обратному каналу) загрузка CPU 15-17%. В реальном приборе у нас два канала, второй канал даёт поток поскромнее (тепловизор 640х480) - порядка 122 Mb/s, т.е. суммарный поток 575 Mb/s. Все потоки указаны "чистыми", т.е. это пользовательский трафик, без накладных сетевого стека.

На тестовых потоках без проблем льётся по 957 Mb/s в каждую сторону (loop).

Ну про IP я вообще молчу.

Не понял. Вообще-то, UDP живёт поверх IP. Может быть вы с TCP спутали?

Насколько этот ARM слабее ?

Полагаю, что Cortex-A9 на 800 МГц будет послабее даже старого 4-ядерного AMD на 3000 МГц. Но у него есть ПЛИС. На камере цепочка MAC-IP-UDP-... выполнена как раз на ПЛИС, процессор не загружен срочными металовками в реальном времени.

Не понимаю, почему тоже самое нельзя сделать с отдельными корпусами и на 2 интерфейсах всего: на Eth и spi.

Почему нельзя? Можно. В текущей камере у нас именно так и сделано: Cyclone IV + Blackfin. Но уже давно испытываем ограничение - скоростной обмен данными между ПЛИС и процессором возможен только через внешнюю SDRAM, а прямая связь через асинхронную шину. Для управления MMR это годится, но для обмена потоками данных - нет. Из-за этого приходится слишком много реализовывать сугубо на ПЛИС, а кое-что было бы удобно перекинуть процу.

[blackfin]

А почему нужно именно на 200к?

Ну просто потому, что у нас многоканальный SDR практически полностью использует ресурсы XC7A100 и есть ещё внешний процессор.
Была идея раза в два - три увеличить число каналов и перейти на Zynq.
Не сложилось..

И потом вы сравниваете не очень сравниваемые вещи - LE в десятом циклоне совсем != LE в седьмой серии зайлинкса.

Хотите сказать, что если десятый циклон в три раза дешевле, то и LE у него в три раза хуже?

[dxp]

Ну просто потому, что у нас многоканальный SDR практически полностью использует ресурсы XC7A100 и есть ещё внешний процессор.
Была идея раза в два - три увеличить число каналов и перейти на Zynq.
Не сложилось..

К тому, что раздельная связка ПЛИС + процессор даёт куда большее разнообразие вариантов, нежели СнК, возражений не имею. СнК - не панацея и не решает всех задач. Я вступил в дискуссию, не согласившись с тем, что СнК - это только габарит.

Меня, кстати, больше волнует вопрос энергопотребления. Текущая связка циклона с фином позволяет получить весьма экономное потребление (тепловизионная камера 640х480 потребляет порядка 1 Вт), и есть некоторое сомнение, что на том же цинке (даже мелком) будет лучше. На практике проверить пока не могу.

Хотите сказать, что если десятый циклон в три раза дешевле, то и LE у него в три раза хуже?

Во сколько раз хуже, не берусь судить, подколку понимаю и принимаю. Но согласитесь, "классический" LE с LUT4, не так-то просто сравнивать со slice на LUT6. Они там приводят некие LCELL'ы, которых в действительности не существует, для того, чтобы как-то выразить эквивалентную ёмкость. Но это сферические LCELL'ы, имхо. Ведь структура классического LE и того же ALM у альтеры очень сильно отличается, и кроме ёмкости ещё есть быстродействие и ресурсы трассировки внутри элемента. При требованиях по скорости на дешевых ПЛИС придётся городить конвейеры, что съест ресурс... Да вы это получше меня знаете.

В общем, однозначного ответа нет, и более современные, быстрые и дорогие ПЛИС не во всём лучше дешёвых и медленных, иначе бы последние просто не выпускали. Всё зависит от задачи. В вашем случае не сложилось. В другой раз может сложиться. СнК дают определённое преимущество в ряде задач, и это далеко не только габарит.

[blackfin]

Во сколько раз хуже, не берусь судить, подколку понимаю и принимаю. Но согласитесь, "классический" LE с LUT4, не так-то просто сравнивать со slice на LUT6. Они там приводят некие LCELL'ы, которых в действительности не существует, для того, чтобы как-то выразить эквивалентную ёмкость. Но это сферические LCELL'ы, имхо. Ведь структура классического LE и того же ALM у альтеры очень сильно отличается, и кроме ёмкости ещё есть быстродействие и ресурсы трассировки внутри элемента. При требованиях по скорости на дешевых ПЛИС придётся городить конвейеры, что съест ресурс.

Вы, возможно, не обратили внимание, но я дал ссылку на Cyclone 10 GX:
[attachment=110340:Screensh...16_32_54.jpg]
IMHO, TSMC 20 nm едва ли хуже, чем TSMC 28 nm..

Ну и LUT там 8-ми входовой..