LPDDR2 - Cyclone 5 SoC, как правильно подключать Vref, VTT, OCT, запутался, помогите, пожалуйста Опции

[iiv]

Добрый день,

на днях отдал в печать первую свою плату с LPDDR2 ( https://www.arrow.com/en/products/edb8132b4...cron-technology ) и Cyclone 5 SoC. Память - одна планка с 32 битной шиной.

Запутался в документации, обчитался и в Альтере, и Jedecах и в Микронах, вроде не могу найти опровержения, что я не прав, но и ни одного вменяемого дизайна не нашел, где бы было бы написано как правильно...

Теперь гложат сомнения, правильно ли я сделал, а именно:

1. не поставил ни одного терминирующего резистора на CA и DQ, вроде не надо если одна планка?
2. половину напряжения из 1.2В получал из TPS51200, но так как резисторы не нужны были, то VTT никуда не подключен, а VREF=0.6В из TPS51200 подключил на VREFCA, VRefDQ и все Vref6A,B,C в процессоре, через ферритовые бусины ессно,
3. DDR-ODT_0 и DDR-ODT_1 на процессорной части никуда не подключил (и DDR_RESET тоже) - то есть в воздухе висят,
4. из резисторов на плате имеются только ZQ0 и ZQ1 на памяти и RREF_TL на плиске.

Скажите, пожалуйста, правильно ли / можно ли так? И если что-то не правильно или не разумно, пожалуйста, скажите, как надо!

Спасибо!

ИИВ

[Aner]

DDR-ODT_0, DDR_RESET при одном чипе должны быть подключены, проверьте. И какой конкретно чип то ?

[iiv]

Спасибо большое за ответ!!!

DDR-ODT_0, DDR_RESET при одном чипе должны быть подключены, проверьте.

Скажите, пожалуйста, а куда в памяти их подключать, если у планки памяти таких ног-то нет? Пины эти выведены, если их как-то подключить можно (только куда???), возможно проброшу... если нет, то еще можно с небольшим убытком перезаказать...

И какой конкретно чип то ?

Память одной планкой 8ГБит, ее даташит http://static6.arrow.com/aropdfconversion/...elpddr2.pdf.pdf

Процессор, то есть плиска с процессором Cyclone 5 SoC, планировал проверять разводку и базовую функциональность на 5CSEBA2U19C8SN, а работать на 5CSEBA5U19C8N их пинауты одинаковы и доступны по ссылке https://www.google.de/url?sa=t&rct=j&am...ba2.xls&usg

Спасибо!!!

[a123-flex]

Процессор, то есть плиска с процессором Cyclone 5 SoC

Никогда не понимал людей, которые берут плису со встроенным процом. Вы же понимаете, что проц Вам достается третьесортный и по стократной цене, по сравнению с отдельно рядом стоящим ?

Разве что габарит ?

[iiv]

Никогда не понимал людей, которые берут плису со встроенным процом. Вы же понимаете, что проц Вам достается третьесортный и по стократной цене, по сравнению с отдельно рядом стоящим ?

Разве что габарит ?

третьесортный или еще какой сортный, но даже дохлый 8-ой грейд на лапаке дает на двух ядрах 1ГФлопс на двойной точности (пиковая по даташитам 2.4ГФлопса). Если сравнить хотя бы с очень хорошо вылизанным и заточенным под вычисления Интел-Эдисоном (который из-за чрезмерной производительности канул в лету) то на нем я получал меньше - около 700МФлопсов (пиковая по даташитам 1.5ГФлопс). А когда у вас есть часть вычислений, которые хорошо ложатся на архитектуру плиски, а часть - на процессоре, то быстрая связка процессор-плиска просто нужна.

Я сейчас перетаскиваю проект архитектуры: Cyclone 5 + Intel Edison на архитектуру Cyclone 5 SoC + LPDDR2 + RGMII + SDCARD, и, вижу реально следующие достоинства:

1. ширину платы смог с 27мм до 21.5мм уменьшить (мне было очень критично), сильно уменьшился объем корпуса со всей электроникой и даже общая площадь платы слегка уменьшилась,
2. поднялась производительность процессора, упростилось написание и оптимизация численной части для процессора,
3. на порядки поднялась скорость обмена плиска-процессор, на порядки уменьшилась латентность таких обменов,
4. слегка уменьшилась цена компонент,
5. ожидаю, что в полтора раза упадет потребление питания.

Да, конечно повысился гемор по разводке, так как все самое ужасное раньше сидело внутри Интел-Эдисона, и теперь все это самому пришлось развести.