interface в SystemVerilog - Форум разработчиков электроники ELECTRONIX.ru

Wiki

Photo

Forum

Reviews

Help (!)

interface в SystemVerilog

Опции

Dantist2k17 Просмотр профиля	Jan 10 2018, 08:02 Сообщение #1
Участник Группа: Участник Сообщений: 16 Регистрация: 30-11-17 Пользователь №: 100 439	Добрый день. Возможно ли обращение к внутренним регистрам DUT сквозь иерархию? Например. В теле описания interface connect обращаться к регистру ff_a. Из файла TestBench обращение выглядело бы следующим образом: DUT.COUNTER.ff_a Возможно ли нечто подобное реализовать из interface connect?

Ответов

FakeDevice Просмотр профиля	Jan 10 2018, 10:23 Сообщение #2
Частый гость Группа: Свой Сообщений: 81 Регистрация: 31-10-14 Из: Воронеж Пользователь №: 83 452	В SystemC подобное делал с помощью функций типа observe_foreign_signal. Возможно, существует что-то аналогичное и для SV?

Сообщений в этой теме

Dantist2k17 interface в SystemVerilog Jan 10 2018, 08:02

FakeDevice В SystemC подобное делал с помощью функций типа ob... Jan 10 2018, 10:23

bambr Я в таких случаях создаю интерфейс debug_probe_if.... Jan 11 2018, 11:21

Dantist2k17 Цитата(bambr @ Jan 11 2018, 12:21) Я в та... Jan 11 2018, 12:50

1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)

Пользователей: 0

Режим отображения: Переключить на: Стандартный · Переключить на: Линейный · Древовидный

Сейчас: 21st July 2025 - 23:23