Что дешевле? Добавить слои или уменьшить ширину дорожек, BGA DDR3 FPGA Опции

[uriy]

BGA с шагом 0.8мм планировал выводить по две дорожки между выводами и уложиться в 8 слоев. Дорожка/Зазор тогда получаются 0,08/0,08мм.
А не будет ли дешевле сделать 12 слоев и дорожки 0,1/0,1мм?
От производителей пока не получил внятных ответов.
Они хотят получить от меня герберы и потом сказать смогут сделать или нет.
Я хочу наоборот чтобы потом не тратить время на переделки.

[uriy]

Я в 8 слоях развожу DDR3 c 0.8мм, 0.1/0.1 не нахожу проблем, не нахожу причин уходить на 75 микрон.

У меня два проца и одна FPGA. Все с DDR. У процов все диффпары на внешнем периметре. У FPGA два DDR чипа и некоторые диффпары посередине. Протягивание вот этих диффпар с дорожками 0,1 меня смущает. В схемотехнике FPGA я полный ноль, схемотехнику задал вопрос о переносе этих пар на внешний периметр. На первый взгляд плата большая и кажется много свободно места.
Буду пробовать на 8 слоях с 0,1мм. Тем более один из китайцев прислал стек.
Правда там есть препрег толщиной 3 мил. У многих читал что такой тонкий делать не умеют, а у этого почему-то есть.

Эскизы прикрепленных изображений