Согласованная фильтрация на плис Опции

[fertna18]

Здравствуйте уважаемые форумчане. Недавно начал осваивать плис Xilinx. Появились некоторые вопросы, на которые не смог найти исчерпывающих ответов в сети, а самостоятельный анализ долгое время не даёт необходимой информации.
1) Как организовать согласованную фильтрацию с использованием ядра ких-фильтра?
2)Как организовать согласованную фильтрацию средствами vhdl?
3)Как организовать корреляционную обработку сигнала с использованием ядер?
Особенности сигнала: длительность - 7 мкс, период - 14 мкс, частота дискретизации - равна максимальной частоте тактирования 125 МГц(8 нс).
Использую ise design, isim, modelsim se

[Mad_max]

Можно предположить, что у ТС с мат. аппаратом все в порядке и он понимает, что хочет фильтроват, а что коррелировать.
Проблема именно в реализации, на новой для человека аппартной платформе - ПЛИС. Тогда можно посоветовать посмотреть
в сторону simulink. Кубиками состряпать DSP тракт, промоделировать алгоритм, далее сгенерировать RTL код, который даже можно попробывать
синтезнуть для прикидки утилизации ресурсов. Параллельно при этом читать книги по плисоводству.

А так конечно пичаль, если человек ни когда не работал с ПЛИС и тут бац боевая задача запилить DSP тракт, так еще и не понятно откуда берутся данные
и куда деваются после обработки. В идеале мат моделированием занимается один человек, а реализацией другие, в идеале отдельно RTL проектировщики
и отдельно RTL верификаторы.

[fertna18]

Можно предположить, что у ТС с мат. аппаратом все в порядке и он понимает, что хочет фильтроват, а что коррелировать.
Проблема именно в реализации, на новой для человека аппартной платформе - ПЛИС. Тогда можно посоветовать посмотреть
в сторону

Осваивать начал с vhdl, мат аппарат нормальный, в матлабе навыки есть, но вот simulink сложновато.
Задача стоит не в создании системы обработки, а научиться делать согласованную фильтрацию на плис.
Обычные фильтры например делал на fir compiler, с помощью coe файлов, которые предварительно создавал в матлабе.
Но вот с СФ возникают проблемы, связанные с кол-вом коэффициентов.

[Mad_max]

мат аппарат нормальный.
Но вот с СФ возникают проблемы, связанные с кол-вом коэффициентов.

Уж простите, но не вяжется.

Тем не менее, если с мат аппаратом все ок, то понятие операции свертки вам должно быть знакомо.
КИХ фильтр, собственнно, делает ни что иное как сворачивает (во временной области) обрабатываемый цифровой сигнал со своей
импульсной характеристикой. И вам теперь надо "всего лишь" разобратсья как реализовать операцию свертки на FPGA.
Можно подойти и с другого боку, путем перемножения спектров, тогда вместо свертки простое по коэффициентное перемножение,
если конечно опустить кучу нюансов связанных с переходом от представления сигнала во времени к частотному отображению и обратно.

В итоге, вот вам две книги ученых мужей.
1. [Meyer_Baese_U.]_Digital_Signal_Processing_with_FPGA
2. Лайонс Р., Цифровая обработка сигналов.

Там популярно и про сверку и про спектры и про реализацию на FPGA.

Удачи!

P.S. Verilog