реклама на сайте
подробности

 
 
> Согласованная фильтрация на плис
fertna18
сообщение Feb 9 2018, 08:39
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 33
Регистрация: 24-03-17
Пользователь №: 96 039



Здравствуйте уважаемые форумчане. Недавно начал осваивать плис Xilinx. Появились некоторые вопросы, на которые не смог найти исчерпывающих ответов в сети, а самостоятельный анализ долгое время не даёт необходимой информации.
1) Как организовать согласованную фильтрацию с использованием ядра ких-фильтра?
2)Как организовать согласованную фильтрацию средствами vhdl?
3)Как организовать корреляционную обработку сигнала с использованием ядер?
Особенности сигнала: длительность - 7 мкс, период - 14 мкс, частота дискретизации - равна максимальной частоте тактирования 125 МГц(8 нс).
Использую ise design, isim, modelsim se
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Alexey_Rostov
сообщение Feb 20 2018, 20:47
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 236
Регистрация: 28-06-13
Из: Минск, Беларусь
Пользователь №: 77 312



Цитата(fertna18 @ Feb 9 2018, 11:39) *
Здравствуйте уважаемые форумчане. Недавно начал осваивать плис Xilinx. Появились некоторые вопросы, на которые не смог найти исчерпывающих ответов в сети, а самостоятельный анализ долгое время не даёт необходимой информации.
1) Как организовать согласованную фильтрацию с использованием ядра ких-фильтра?
2)Как организовать согласованную фильтрацию средствами vhdl?
3)Как организовать корреляционную обработку сигнала с использованием ядер?
Особенности сигнала: длительность - 7 мкс, период - 14 мкс, частота дискретизации - равна максимальной частоте тактирования 125 МГц(8 нс).
Использую ise design, isim, modelsim se


Если речь идет о первичной обработке радиолокационного сигнала например, то можно делать примерно так:
1. Понижаете по частоте и децимируете входной сигнал. Например, несущая частота входного сигнала 30 МГц (для вашей частоты тактирования - 125 МГц). Опорный сигнал для понижающего преобразования выбираете исходя из ширины спектра входного сигнала. Например, у вас ЛЧМ с девиацией 10 МГц. В этом случае понижаете входной сигнал на 30 МГц. Получается ЛЧМ с переходом через 0 от - 5 до +5 Мгц. Децимируете в 10 раз (т.е. новая частота дискретизации 12.5 МГц).
2. Собираете КИХ фильтр с ИХ зеркальной ЛЧМ на видеочастоте. Собрать можно самому, но без навыков будет сложновато, проще использовать ядра.
3. Наблюдаете отклик на выходе КИХ фильтра, при этом необходима синхронизация по фронту зондирующего сигнала. Относительно него отсчитываете время, когда сигнал на выходе КИХ максимален и пересчитываете в дальность/время.

Для верификации используйте modelsim se: в нем есть возможность посмотреть форму сигналов.
По организации проекта: моделируете весь тракт в matlab или python. записываете входной сигнал в отдельный файл, который потом будете вычитывать в тестбенче при верификации своего проекта.

Цитата(Mad_max @ Feb 20 2018, 19:16) *
А децемация проведена по схеме
Возможно принято решение, что спектральное размножение действовать не будет, ТС тут виднее.


Как вариант, чтобы весь мусор убрать при децимации, можно CIC фильтром децимировать. Его опять же можно на ядрах собрать.

Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- fertna18   Согласованная фильтрация на плис   Feb 9 2018, 08:39
- - Vascom   Изучаешь Verilog и/или VHDL и описываешь все необх...   Feb 9 2018, 10:06
|- - fertna18   Цитата(Vascom @ Feb 9 2018, 11:06) Изучае...   Feb 9 2018, 10:29
- - Vascom   Используй несколько корреляторов.   Feb 9 2018, 10:36
- - RobFPGA   Приветствую! Вам для начала нужно разобраться...   Feb 9 2018, 10:59
|- - fertna18   Цитата(RobFPGA @ Feb 9 2018, 11:59) Вам д...   Feb 9 2018, 12:34
|- - RobFPGA   Приветствую! Цитата(fertna18 @ Feb 9 201...   Feb 9 2018, 12:43
||- - fertna18   Цитата(RobFPGA @ Feb 9 2018, 13:43) Приве...   Feb 9 2018, 13:12
|- - blackfin   Цитата(fertna18 @ Feb 9 2018, 15:34) Допу...   Feb 9 2018, 13:56
||- - fertna18   Цитата(blackfin @ Feb 9 2018, 14:56) А чт...   Feb 9 2018, 14:22
||- - blackfin   Цитата(fertna18 @ Feb 9 2018, 17:22) Поче...   Feb 9 2018, 14:23
||- - dmitry-tomsk   А какая полоса сигнала? 125 МГц (комплексного)?   Feb 9 2018, 16:51
||- - fertna18   Цитата(blackfin @ Feb 9 2018, 15:23) Гарм...   Feb 17 2018, 11:01
||- - Mr_Doomsday   Цитата(fertna18 @ Feb 17 2018, 12:01) На ...   Feb 17 2018, 21:29
||- - Kluwert   Цитата(Mr_Doomsday @ Feb 18 2018, 00:29) ...   Feb 25 2018, 14:24
||- - fertna18   Цитата(Kluwert @ Feb 25 2018, 14:24) КИХ-...   Feb 26 2018, 10:33
|- - el.d   Цитата(fertna18 @ Feb 9 2018, 12:34) Вот ...   Feb 19 2018, 09:51
|- - fertna18   Цитата(el.d @ Feb 19 2018, 10:51) Тогда д...   Feb 20 2018, 12:44
|- - Mad_max   Цитата(fertna18 @ Feb 20 2018, 15:44) Выб...   Feb 20 2018, 13:43
|- - el.d   Цитата(Mad_max @ Feb 20 2018, 13:43) ФНЧ ...   Feb 20 2018, 14:45
|- - Mad_max   Цитата(el.d @ Feb 20 2018, 17:45) Так ТС ...   Feb 20 2018, 16:16
|- - el.d   Цитата(Mad_max @ Feb 20 2018, 16:16) Судя...   Feb 21 2018, 05:44
|- - fertna18   Цитата(el.d @ Feb 21 2018, 05:44) Корка х...   Feb 22 2018, 09:03
- - iosifk   Цитата(fertna18 @ Feb 9 2018, 11:39) Здра...   Feb 9 2018, 11:15
- - Mad_max   Можно предположить, что у ТС с мат. аппаратом все ...   Feb 9 2018, 12:22
|- - fertna18   Цитата(Mad_max @ Feb 9 2018, 13:22) Можно...   Feb 9 2018, 12:49
|- - Mad_max   Цитата(fertna18 @ Feb 9 2018, 15:49) мат ...   Feb 9 2018, 13:21
- - Vascom   Начинать с verilog проще. А обязательно нужны FIR-...   Feb 9 2018, 12:53
- - jojo   Полоса потока 10Гбит/с...   Feb 9 2018, 18:01
- - Mr_Doomsday   Я делал СФ по схеме FIR-фильтра, тупо оцифровал ра...   Feb 15 2018, 21:33


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 18:03
Рейтинг@Mail.ru


Страница сгенерированна за 0.02085 секунд с 7
ELECTRONIX ©2004-2016