Прекрасная возможность для развития индустрии FPGA, The great opportunity for FPGA-market Опции

[Doka]

Всем майнящим и им сочувствующим привет!
Терзает меня один вопрос (вопрос/идея) большой на тему всего этого хайпа вокруг майнинга и слабых попыток FPGA-вендоров примазаться к этому всему (я про вебинары дистрибьюторов Xilinx по тому как сделать майнер на FPGA, которые суть чистый маркетинг, ни о чём)

Мне непонятно почему FPGA-вендоры не утилизуют такой мощный буст отрасли за счёт майнинга - ведь на фоне решений GPU/ASIC (ASIC при смене алгоритма что происходит уже сегодня можно выкидывать в помойку, а GPU - оверхед по нескольким показателям (хотя бы по необходимости иметь PCIe) и не самому удачному конструктиву готовых решений) как раз FPGA - та золотая середина, Xilinx даже такую тему как UltraRAM сделала (идеально для scrypt и иже с ним), но почему-то дальше этой оптимизации не пошла, итак, чтоже не устраивает в сегодняшних ПЛИС:

1. традиционная General Purposed архитектура блоков: LUT+FF - явно оверхед по плотной упаковке хеш- и криптодвижков, могли бы предложить что-то более специализированное, плотное, дешевое.

2. цены: в текущих реалиях много переплачивается за лишние блоки: хай-спид сердесы (никакого хай-спида для раздачи работы не требуется), ФАПЧи, аппаратные хардмакро (PCIe, DDR), огромные корпуса (подложки во много слоёв) и проч.
или те же матрицы перекоммутаций/межсоединений/роутинга в разных направлениях - я не знаю сколько дополнительных своёв металла в FPGA для этого добра используется и сколько бы можно было съэкономить при заказе масок, но явно один из солидных пунктов cost-optimize.
Т.о. хотелось бы некой лоу-кост серии типа Спартанов - wirebond и доступные/дешевые корпуса.

3. По аналогии с ASIC mining нету FPGA в исполнении SiP: FPGA+DDR на одной подложке (HBM - это уже другой ценовой диапазон) для определенных специализарованных алгоритмов.



Что может выиграть от этого наша индустрия (эмбеддеры):

1. Более широкое распространение FPGA (популяризация в масштабах РасПи и/или Ардуино) - плюс для верндоров же это колоссальный рынок сбыта

2. [Потенциально] создание рынка профессиональных IP-ядер/прошивок, где команды разработчиков выставляют свои более (или менее) оптимизированные ядра новых алгоритмов (майнинга) для конечных пользователей, который выбирают и покупают (воруют) новый вариант каждые 3мес после очередного обновления алгоритма сети

Что думаете, господа-инженеры?

NB! В теме просьба воздерживаться от оффтопика

[jojo]

Вот вам пара тугриков - алгоритм и ожидаемый доход. Конвейер теоретически должен поместиться в 50000 слайсов 1 или 2 раза на частоте 500 МГц.

nist5
NIST5


tribus
tribus

Тугрик живёт несколько месяцев, потом дохнет. Если есть настроение, сделайте не хуже, чем означено выше, я знаю, куда это деть.

[Doka]

Вот вам пара тугриков - алгоритм и ожидаемый доход. Конвейер теоретически должен поместиться в 50000 слайсов 1 или 2 раза на частоте 500 МГц.

nist5
NIST5


tribus
tribus

Тугрик живёт несколько месяцев, потом дохнет. Если есть настроение, сделайте не хуже, чем означено выше, я знаю, куда это деть.

я увидел перечисление следующих алгоритмов:

nist5:
blake512
groestl512
jh512
keccak512
skein512


tribus:
jh512
keccak512
echo512

- видимо у крипто-инвенторов совсем фантазия закончилась: всё вариации на тему Х11 с цепочечным включением кандидатов на SHA3
1 слайс в вашей терминологии - это LUT+FF или 4х(LUT+FF) ?
и что значит сделать "не хуже"? Есть бенчмарк этого кода на GPU?

[jojo]

я увидел перечисление следующих алгоритмов:

nist5:
blake512
groestl512
jh512
keccak512
skein512


tribus:
jh512
keccak512
echo512

- видимо у крипто-инвенторов совсем фантазия закончилась: всё вариации на тему Х11 с цепочечным включением кандидатов на SHA3
1 слайс в вашей терминологии - это LUT+FF или 4х(LUT+FF) ?
и что значит сделать "не хуже"? Есть бенчмарк этого кода на GPU?

На 1080ti nist5 около 90 MH/s, tribus около 110 MH/s, видимо, с разгоном.
Для ПЛИС это результат так себе, особенно для полноcтью развёрнутого конвейера. На 50000 слайсов я прикидываю где-то 1-2 таких конвейера с частотой около 400-500 МГц, т.е. 5-10 раз быстрее.

Слайс - 4 LUT6 и 8 триггеров, см. Xilinx Kintex.

[blackfin]

На 50000 слайсов я прикидываю где-то 1-2 таких конвейера с частотой около 400-500 МГц, т.е. 5-10 раз быстрее.

А на чем основан столь оптимистичный прогноз? У той же фирмы cast-inc хеш на Kintex® Ultrascale работает на частоте 250 МГц, а у вас Kintex и почему-то, вдруг, должен заработать на частоте 500 МГц. Или вы уже проверили всё это в железе?

[jojo]

А на чем основан столь оптимистичный прогноз? У той же фирмы cast-inc хеш на Kintex® Ultrascale работает на частоте 250 МГц, а у вас Kintex и почему-то, вдруг, должен заработать на частоте 500 МГц. Или вы уже проверили всё это в железе?

Кое-что похожее я проверил.

А вообще 250 МГц для Ultrascale это крайне маловато, разве нет?
Здесь не частота под вопросом, а скорее размер ядра, т.е. слайсы.

[blackfin]

А вообще 250 МГц для Ultrascale это крайне маловато, разве нет?

Так это зависит от алгоритма. FFT на Kintex UltraScale работает на 450 МГц, причем, это на Speed Grade = 1.

Почему SHA-3 у cast-inc работает на 250 МГц мне не известно, но возможно, это особенности самого SHA-3.

Но сомнительно, что вы сможете улучшить их результат. Они, вроде как, занимаются этим уже достаточно давно, так что у них довольно серьезный бэкграунд.

[jojo]

Так это зависит от алгоритма. FFT на Kintex UltraScale работает на 450 МГц, причем, это на Speed Grade = 1.

Почему SHA-3 у cast-inc работает на 250 МГц мне не известно, но возможно, это особенности самого SHA-3.

Но сомнительно, что вы сможете улучшить их результат. Они, вроде как, занимаются этим уже достаточно давно, так что у них довольно серьезный бэкграунд.

В Англии ружья кирпичом не чистят...

Sample Implementation Results
...
...
Note that these sample implementation figures do not represent the highest speed or smallest area possible for the core