Packaging and pinout Altera Опции

[quato_a]

Доброго времени суток!

Ищу удобную информацию по корпусам и выводам микросхемы для Altera FPGA Cyclone V на подобие, как сделано у Xilinx 7-Series.
Работал до этого всегда с Xilinx и было удобно смотреть прямо на корпусе изображение в цвете назначения выводов (питание, банки HP, HR и прочее).
https://www.xilinx.com/support/documentatio..._Pkg_Pinout.pdf стр. 108-109, например

Для Altera нашел лишь документацию на корпус и отдельно таблицу выводов, что не особо удобно при определении, как позиционировать BGA'шку на плате до разработки топологии.

[Alex11]

В Quartus есть Pin Planner, там вполне симпатичная картинка всего сразу.

[quato_a]

В Quartus есть Pin Planner, там вполне симпатичная картинка всего сразу.

В этом проекте я только схемотехник и не занимаюсь разработкой ПО под FPGA. А разработчики ПО работают удаленно.
Ставить квартус для этого...

[dinam]

В этом проекте я только схемотехник и не занимаюсь разработкой ПО под FPGA. А разработчики ПО работают удаленно.
Ставить квартус для этого...

Поддержу предыдущего. Я свою разработку с Cyclone V делал так. Рисуя схему, долго раскидывал выводы по банкам. Т.к. есть десяток выводов, с заранее неизвестными напряжениями питаниями. В Quartuse сделал тестовую прошивку, чтобы подтвердить какие сигналы можно подавать на какие входы. И с каких выходов, что можно получать. Опять долго раскидывал по банкам выводы. Проверил, что по времянкам укладываюсь. Отдал на разводку печатной платы. При разводке выяснилось, что перекидывание сигналов на другие выводы даже в пределах одного банка может понизить максимальную частоту с 180 МГц до 150 и ниже. Пришлось каждый раз проверять, что времянки не сильно портятся. Почему так происходит до конца и не смог разобраться. Как вы сможете нарисовать в итоге рабочую схему мне тяжело представить. Или у вас частоты совсем низкие?