Рекомендации по трассировке DDR3, Хватит ли 4х сигнальных слоёв для моего случая? Опции

[Шухарт]

Добрый день, форумчане.
Возникла необходимость разместить на плате две DDR3 (MT41J128M16JT, площадка под шар - 0.3мм, зазор - 0.5мм) и подключить их к двум банкам процессора XC6SLX75-3FGG484C (площадка под шар 0.4 мм, зазор 0.6мм)
Вообще с DDR раньше не работал, требования к трассировке этого интерфейса (как от микрона так и от ксайлинкса) уже посмотрел. Хотелось бы получить именно рекомендации по стекапу печатной платы и по размещению микросхем друг относительно друга.
Пока-что прикидочно разместил их как на фото. Резинки, которые тянутся в углы от резисторов, подтянутых к Vtt.
Хочу сделать восьмислойную ПП со сквозными переходными.
1-TOP
2-GND1
3-Int1
4-PWR1
5-PWR2
6-Int2
7-GND2
8-BOT

Сообщение отредактировал Шухарт - Mar 1 2018, 06:17

Эскизы прикрепленных изображений

 

[EvilWrecker]

Некоторое время назад я добровольно вызвался показать пример на основе проекта тс- в контексте выравнивания не аккордеонами, с условием выкладывания в эту тему результата. В связи с этим представляю результаты на суд общественности, но перед этим несколько важных моментов:

- оглядываясь на ведение проекта(мне достался именно кусок со спартаном и ддр3 в формате аллегро), есть подозрение что не был настроен свапинг как таковой в самом сапр, т.е. процесс идет перестановкой нетлейблов. Могу ошибаться, но ни свап ни правила у меня в 17.2 не заработали .

- помимо этого, в оригинальном проекте используются сильно зарезанные пады у бга, например для ддр3 пады стоят 0.3мм.

- есть ряд сомнений касаемо расчетов импеданса и пр, т.к. в проекте используется FR4 c Dk=4.

В связи с этим в моем крайне скромном примере(больше пиво пил чем старался ) соблюдены следующие условия:

- заимпортировал все в альтиум, т.к. под рукой был и он и библиотеки компонентов
- геометрия трасс взята с оригинального проекта, включая трассы толщиной 0.15мм
- зазор взят по расстоянию между фанаутами от внешних слоев(видно на скриншотах), т.е. более 2х толщин.
- фанауты специально не объединялись и не оттягивались от корпуса
- чтобы равномерно «нарастить мясо» было взято практически то же самое расстояние как и в оригинале, разница буквально пара мм. Для большей разницы в матчгруппе сделан сдвиг планки вбок.
- заложены «острова» под конденсаторы на боттоме со стороны байтлейнов
- пады ддр3 сделаны 0.43мм
- точность выравнивания взята сильно больше чем надо(все подведено под 25мм ровно)
- использовались только trombone, switchback, back-jog и bump. Аккордеоны а с ними и альтиумовский interactive length tuning не использовались, т.е. выравнивание «нарисовано».

Что имел намерение показать на этом примере(в основном сугубо для ТС):

- возможность развести все тромбонами и свичбэками
- возможность развести байтлейны на внешних слоях
- возможность сделать выравнивание существенно компактнее, в частности без заездов в зону адресом и управления

Думаю что хорошо заметно, что выравнивание легко переживет сдвиг вниз ддр3, т.к. основные наросты вертикальные. Поскольку под адреса есть 4 пустых слоя на разводку, отдельно обсуждать их не вижу смысла .

[Шухарт]

EvilWrecker, спасибо за наглядный пример по тромбонам.

- оглядываясь на ведение проекта(мне достался именно кусок со спартаном и ддр3 в формате аллегро), есть подозрение что не был настроен свапинг как таковой в самом сапр, т.е. процесс идет перестановкой нетлейблов.

Так и есть

- помимо этого, в оригинальном проекте используются сильно зарезанные пады у бга, например для ддр3 пады стоят 0.3мм.

Это всё обсуждалось со специалистом, который монтирует бга в ИК печке, он рекомендовал пользоваться формулой 2/3*Dшара. Чем это чревато?

- есть ряд сомнений касаемо расчетов импеданса и пр, т.к. в проекте используется FR4 c Dk=4.

Я писал технологам PCBtech, мне выслали табличку с толщинами ядер, препрегов и их Dk, но заверили что всё это ориентировочно и актуально только для конкретного завода. И сколько там ядер и препрегов и каких именно положат китайцы только им известно. Поэтому да, я взял среднюю Dk=4. Если взять Dk=4.2 например, то импеданс изменится для внутреннего слоя на целых 3 Ома, это если считать в Polar. А если вбить все те же параметры в Сатурн, то он выдаст импеданс +-4 Ома от того что вышло в Polar.

В связи с этим в моем крайне скромном примере(больше пиво пил чем старался laughing.gif ) соблюдены следующие условия:
- геометрия трасс взята с оригинального проекта, включая трассы толщиной 0.15мм

В Top/Bottom у меня 0.15, а на внутренних -0.11мм

Думаю что хорошо заметно, что выравнивание легко переживет сдвиг вниз ддр3, т.к. основные наросты вертикальные. Поскольку под адреса есть 4 пустых слоя на разводку, отдельно обсуждать их не вижу смысла biggrin.gif.

Это всё хорошо, но разговор был изначально про то, что мои адреса можно сократить в два раза:

В вашем дизайне спартан встает прекрасно байтлейнами на внешних слоях и частью адресов/команд там же, трассами гораздо короче 60мм(до 2х)....

А вы сократили байты с 32мм, до 25мм. При том что придвинули DDR ближе к Спартану