|
Не работает схема верхнего уровня, Помощь в освоении VHDL |
|
|
|
 |
Ответов
|
May 11 2018, 09:18
|

Местный
  
Группа: Свой
Сообщений: 216
Регистрация: 12-12-06
Из: Москва
Пользователь №: 23 439

|
Код library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_signed.all; use IEEE.std_logic_unsigned.all;
entity \3REG\ is port( CLKT : in STD_LOGIC; RS : in STD_LOGIC; RST : in STD_LOGIC; Q : out STD_LOGIC_VECTOR(0 to 3):= (others => '0') ); end \3REG\;
architecture \3REG\ of \3REG\ is
component \4DFF\ port ( CLK : in STD_LOGIC; D0,D1,D2,D3 : in STD_LOGIC; RS0,RS1,RS2,RS3 : in STD_LOGIC; Q0,Q1,Q2,Q3 : out STD_LOGIC ); end component;
signal D0 : STD_LOGIC; signal QT0,QT1,QT2,QT3 : STD_LOGIC := '0';
begin U10 : \4DFF\ port map( CLK => CLKT, D0 => D0, D1 => QT0, D2 => QT1, D3 => QT2, Q0 => QT0, Q1 => QT1, Q2 => QT2, Q3 => QT3, RS0 => RST, RS1 => RST, RS2 => RST, RS3 => RST );
Q(3) <= QT3; Q(2) <= QT2; Q(1) <= QT1; Q(0) <= QT0; D0 <= RS or QT3;
end \3REG\; и исправленный тригер Код library IEEE; use IEEE.STD_LOGIC_1164.all;
entity \4DFF\ is port( D0,D1,D2,D3 : in STD_LOGIC; CLK : in STD_LOGIC; RS0,RS1,RS2,RS3 : in STD_LOGIC; Q0,Q1,Q2,Q3 : out STD_LOGIC := '0' ); end \4DFF\;
architecture \4DFF\ of \4DFF\ is begin process( CLK,RS0,RS1,RS2,RS3 ) begin if ( RS0='1') then Q0 <= '0'; elsif ( rising_edge (CLK)) then Q0 <= D0; end if; if ( RS1='1') then Q1 <= '0'; elsif ( rising_edge (CLK)) then Q1 <= D1; end if; if ( RS2='1') then Q2 <= '0'; elsif ( rising_edge (CLK)) then Q2 <= D2; end if; if ( RS3='1') then Q3 <= '0'; elsif ( rising_edge (CLK) ) then Q3 <= D3; end if; end process; end \4DFF\;
|
|
|
|
|
May 11 2018, 09:45
|
Профессионал
    
Группа: Свой
Сообщений: 1 975
Регистрация: 30-12-04
Из: Воронеж
Пользователь №: 1 757

|
Цитата(призрак @ May 11 2018, 12:18)  use IEEE.std_logic_arith.all; use IEEE.std_logic_signed.all; use IEEE.std_logic_unsigned.all; Во-первых, эти библиотеки вам не нужны, если вы не используете математические функции. В-вторых, использование std_logic_signed и std_logic_unsigned в одном модуле несколько странно. В-третьих, не используйте их вообще. Используйте стандартную библиотеку numeric_std Цитата(Flip-fl0p @ May 11 2018, 12:39)  Пока не убрал слеши из названия модулей не работало. Там имя архитектуры совпадает с именем модуля. Почему-то.
|
|
|
|
Сообщений в этой теме
призрак Не работает схема верхнего уровня May 8 2018, 11:31 andrew_b Телепаты уже в летних отпусках. Покажите код. May 8 2018, 12:16 призрак Цитата(andrew_b @ May 8 2018, 15:16) Теле... May 8 2018, 12:43  RobFPGA Приветствую!
Цитата(призрак @ May 8 2018... May 8 2018, 12:51   призрак Цитата(RobFPGA @ May 8 2018, 15:51) Приве... May 8 2018, 13:10    RobFPGA Приветствую!
Цитата(призрак @ May 8 2018,... May 8 2018, 13:13     призрак Цитата(RobFPGA @ May 8 2018, 16:13) Приве... May 8 2018, 13:21      Flip-fl0p Цитата(призрак @ May 8 2018, 16:21) Прост... May 8 2018, 14:53 призрак Примерно понял.
Но, в примерах триггера не делают ... May 10 2018, 06:22 RobFPGA Приветстувую!
Цитата(призрак @ May 10 201... May 10 2018, 06:37 Flip-fl0p Цитата(призрак @ May 10 2018, 09:22) Прим... May 10 2018, 06:42 призрак Хорошо, но в данном случае что надо первоначально ... May 10 2018, 08:26 RobFPGA Приветствую!
Цитата(призрак @ May 10 201... May 10 2018, 08:50 Tausinov Цитата(призрак @ May 10 2018, 11:26) Хоро... May 10 2018, 08:51 призрак И вопрос остался - надо делать отдельный проект дл... May 10 2018, 09:06 Tausinov Цитата(призрак @ May 10 2018, 12:06) То е... May 10 2018, 09:12 RobFPGA Приветствую!
Цитата(призрак @ May 10 201... May 10 2018, 09:23 призрак Добавил установку в триггер, но теперь вопрос - гд... May 10 2018, 10:52 Tausinov Цитата(призрак @ May 10 2018, 13:52) Пото... May 10 2018, 11:15 RobFPGA Приветствую!
Цитата(призрак @ May 10 201... May 10 2018, 11:17 Flip-fl0p Потому-что начальное значение задается в области д... May 10 2018, 10:59 призрак Цитата(Flip-fl0p @ May 10 2018, 13:5... May 10 2018, 11:31 призрак Я так понимаю у меня где-то должна появиться функц... May 10 2018, 13:16 KalashKS Внесу свои пять копеек.
Первое, из-за чего код нер... May 10 2018, 13:57 призрак Цитата(KalashKS @ May 10 2018, 16:57) Вне... May 10 2018, 14:14  KalashKS Цитата(призрак @ May 10 2018, 17:14) млад... May 10 2018, 14:31   призрак Цитата(KalashKS @ May 10 2018, 17:31) Вот... May 10 2018, 15:07    Tausinov Цитата(призрак @ May 10 2018, 18:07) 1. Д... May 10 2018, 16:25     andrew_b Цитата(Tausinov @ May 10 2018, 19:25) с т... May 11 2018, 04:50 Flip-fl0p Вообще я бы посоветовал автору делать сразу правил... May 11 2018, 05:25 призрак Спасибо за помощь, воспользуюсь обязательно всеми ... May 11 2018, 08:03 Flip-fl0p Цитата(призрак @ May 11 2018, 11:03) Спас... May 11 2018, 08:10  Flip-fl0p Цитата(andrew_b @ May 11 2018, 12:45)
А ... May 11 2018, 09:56  KalashKS Цитата(andrew_b @ May 11 2018, 12:45) Там... May 11 2018, 10:03   andrew_b Всю жизнь думал, что имена entity и связанного с н... May 11 2018, 10:14 Flip-fl0p Запустил на Modelsim
1. Пока не убрал слеши из наз... May 11 2018, 09:39 призрак Цитата(Flip-fl0p @ May 11 2018, 12:3... May 11 2018, 10:23  Flip-fl0p Цитата(призрак @ May 11 2018, 13:23) Убра... May 11 2018, 10:30 KalashKS А в чем проблема теперь? Подайте сброс, подайте ва... May 11 2018, 09:39 KalashKS У вас же раньше все моделировалось. Иксы были, поч... May 11 2018, 10:35 andrew_b С именами \name\ всё нормально. Это расш... May 11 2018, 10:40 Flip-fl0p Цитата(andrew_b @ May 11 2018, 13:40) С и... May 11 2018, 10:49 призрак Переписал проект
Кодlibrary IEEE;
use IEEE.STD_LOG... May 11 2018, 12:09 KalashKS У меня ваш код промоделировался так, как должен. П... May 11 2018, 12:25 призрак Цитата(KalashKS @ May 11 2018, 15:25) У м... May 11 2018, 13:19  KalashKS Вытащите эти сигналы и порты на временную диаграмм... May 11 2018, 13:28   призрак Цитата(KalashKS @ May 11 2018, 16:28) Выт... May 11 2018, 13:45 KalashKS В Альдеке можно выводить не только сигналы верхнег... May 11 2018, 13:52 призрак Цитата(KalashKS @ May 11 2018, 16:52) В А... May 11 2018, 13:59 KalashKS Это несколько сбивает с толку. У вас вашего DFF4 в... May 11 2018, 14:32 призрак Цитата(KalashKS @ May 11 2018, 17:32) Это... May 14 2018, 08:03  KalashKS Цитата(призрак @ May 14 2018, 11:03) У ме... May 14 2018, 08:16   призрак Цитата(KalashKS @ May 14 2018, 11:16) Был... May 14 2018, 10:18 Flip-fl0p Создайте проект заново.
Настройки установите по-ум... May 14 2018, 08:25 KalashKS Логи компиляции и запуска моделирования смотрели? May 14 2018, 10:53 призрак Цитата(KalashKS @ May 14 2018, 13:53) Лог... May 14 2018, 11:06 KalashKS Тогда у меня больше нет вариантов. Хотя, покажите ... May 14 2018, 11:18 призрак Цитата(KalashKS @ May 14 2018, 14:18) Тог... May 14 2018, 11:47 KalashKS Теперь точно все. May 14 2018, 12:02 Flip-fl0p А Вы попробуйте мои файлы просимулировать.
Принцип... May 14 2018, 12:07 призрак Цитата(Flip-fl0p @ May 14 2018, 15:0... May 14 2018, 12:26  Flip-fl0p Цитата(призрак @ May 14 2018, 15:26) Перв... May 14 2018, 12:32   призрак Цитата(Flip-fl0p @ May 14 2018, 15:3... May 14 2018, 13:37    Flip-fl0p Цитата(призрак @ May 14 2018, 16:37) Вклю... May 14 2018, 15:30     KalashKS Цитата(Flip-fl0p @ May 14 2018, 18:3... May 14 2018, 16:01 призрак Какой пакет есть, с таким и работаем.
Мне кажется ... May 15 2018, 06:04 KalashKS Вспомнил, что аналогичную проблему встречал в Rivi... May 15 2018, 08:54 призрак Цитата(KalashKS @ May 15 2018, 11:54) Всп... May 15 2018, 10:32  KalashKS Цитата(призрак @ May 15 2018, 13:32) Так ... May 15 2018, 10:41 призрак А нет какого-нибудь руководства по ModelSim? May 21 2018, 12:34 andrew_b Цитата(призрак @ May 21 2018, 15:34) Пише... May 21 2018, 12:51 Flip-fl0p КодПишет #Compile of DFF.vhd failed with 1 errors.... May 21 2018, 13:04 призрак Цитата(Flip-fl0p @ May 21 2018, 16:0... May 22 2018, 06:24 призрак Подскажите как в ModelSim 10.5 задать единичное во... May 24 2018, 08:21 andrew_b Цитата(призрак @ May 24 2018, 11:21) Подс... May 24 2018, 09:09
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|