реклама на сайте
подробности

 
 
> гигабитный поток по LVDS c ПЛИС на ПЛИС на расстояние до 20 метров
RoadRunner
сообщение Jul 19 2018, 07:46
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 136
Регистрация: 13-05-11
Пользователь №: 64 972



Всем доброго времени суток.

Собственно, нужно наладить прием/передачу по LVDS между двумя платами с Cyclone V. Скорость до 1 Гбит/с, расстояние до 20 метров.

Мне видятся два варианта:

- использовать Dedicated Tranceiver. Будет одна витая пара. Тут проблема в том, что для меня это зверь неизвестный и неизвестно сколько там будет глюков и подводных камней при его отладке. В этой связи хотелось бы послушать опытных в его использовании людей.

- прокинуть две витые пары под данные и под клок. Использовать либо готовое решение сериализатора/десериализатора в виде мегафункций ALTLVDS_TX/RX, либо самому это сделать на обычной внутренней PLL (ALT_PLL) и сдвиговых регистрах.

Мне больше всего нравится последний вариант - сделать все самому - по причине его прозрачности для меня как для разработчика. И если уж в этом случае исправлять глюки, то в основном свои, а не альтеровских разрабов. Вопрос в том, насколько это вообще реально, нормально выделить и подстроить под данные клок PLLкой на приемной стороне без применения оптимизированных dedicated блоков на таких скоростях и расстояниях.

Буду благодарен за советы.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
warrior-2001
сообщение Jul 19 2018, 08:49
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 375
Регистрация: 9-10-08
Из: Таганрог, Ростовская обл.
Пользователь №: 40 792



Приветствую.

Если на обеих платах одинаковые источники синхронизации, то будут работать оба варианта.
Если разные - то тоже заработают оба варианта скорее всего, но зачем рисковать? Я бы заложил 2 витые пары а потом попробовало оба способа реализации и в случае успеха первого варианта отказался бы от подключения второй пары.
Вот только в datasheet указаны скорости, менее 1 Гб/с.


--------------------
Глупцы игнорируют сложность. Прагматики терпят ее. Некоторые могут избегать ее. Гении ее устраняют.
Go to the top of the page
 
+Quote Post
RoadRunner
сообщение Jul 19 2018, 09:30
Сообщение #3


Частый гость
**

Группа: Участник
Сообщений: 136
Регистрация: 13-05-11
Пользователь №: 64 972



Цитата(warrior-2001 @ Jul 19 2018, 11:49) *
Приветствую.

Если на обеих платах одинаковые источники синхронизации, то будут работать оба варианта.


Да, забыл написать, синхронизацию плат планируется делать через этот самый интерфейс передачи данных. Т.е. есть одна плата, задающая клок, а другая (другие) цепляют клок от нее. Таким образом вариант с отдельной линией под клок тут идеально устраивает.

В то же время трансиверы выделяют клок из линии данных, который потом по идее доступен для использования в ПЛИС. Но это на бумаге опять же, в теории. Хочется узнать, что там на практике. Трансивер, судя по первому знакомству, - штука довольно громоздкая с кучей функций, кодирований и т.д., да еще и "черный ящик", во внутренности которого, если глюкнет, даже осциллографом не подоткнешься для отладки. Другое дело, если без этих сложностей не обойтись. Например, то же кодирование 8B/10B, которое опционально есть в трансивере, постоянку в линии убирает, что возможно уменьшит энергопотребление. Но я пока это смутно себе представляю.

Цитата(warrior-2001 @ Jul 19 2018, 11:49) *
Вот только в datasheet указаны скорости, менее 1 Гб/с.

Если вы datasheet на трансивер имеете ввиду, то да, тут тоже вопрос: там в настройках можно выставить минимальную скорость 800Мбит/с. Есть также пересет с настройками на 600 с копейками. Почему такая граница снизу на скорость, и чем она определяется, мне тоже непонятно.
Go to the top of the page
 
+Quote Post
RobFPGA
сообщение Jul 19 2018, 11:42
Сообщение #4


Профессионал
*****

Группа: Свой
Сообщений: 1 214
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!
Цитата(RoadRunner @ Jul 19 2018, 12:30) *
Да, забыл написать, синхронизацию плат планируется делать через этот самый интерфейс передачи данных. Т.е. есть одна плата, задающая клок, а другая (другие) цепляют клок от нее. Таким образом вариант с отдельной линией под клок тут идеально устраивает.
Пропихнуть 1Gb через 1 дифф пару пинов скорее всего не получится - на сколько помню для Cyclone V 640 Mb только LVDS тянет.

Цитата(RoadRunner @ Jul 19 2018, 12:30) *
В то же время трансиверы выделяют клок из линии данных, который потом по идее доступен для использования в ПЛИС. Но это на бумаге опять же, в теории. Хочется узнать, что там на практике. Трансивер, судя по первому знакомству, - штука довольно громоздкая с кучей функций, кодирований и т.д., да еще и "черный ящик", во внутренности которого, если глюкнет, даже осциллографом не подоткнешься для отладки. Другое дело, если без этих сложностей не обойтись. Например, то же кодирование 8B/10B, которое опционально есть в трансивере, постоянку в линии убирает, что возможно уменьшит энергопотребление. Но я пока это смутно себе представляю.
Так запустите трансивер в симуляторе и поиграйтесь параметрами и режимами работы.


Цитата(RoadRunner @ Jul 19 2018, 12:30) *
Если вы datasheet на трансивер имеете ввиду, то да, тут тоже вопрос: там в настройках можно выставить минимальную скорость 800Мбит/с. Есть также пересет с настройками на 600 с копейками. Почему такая граница снизу на скорость, и чем она определяется, мне тоже непонятно.
Скорее всего зависит от ограничения снизу в частотах генерации внутренних PLL или подстраиваемых линий задержек. А 600 Mb получаю скорее всего 2х оверсампингом и прореживанием данных на выходе трансивера.

IMHO - 1Gb на 20 метров - лучше тянуть оптикой - через те-же трансиверы. Стандартное решение.

Удачи! Rob.
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- RoadRunner   гигабитный поток по LVDS c ПЛИС на ПЛИС на расстояние до 20 метров   Jul 19 2018, 07:46
- - Leka   В даташитах много маркетинга, особенно для дешевых...   Jul 19 2018, 09:55
- - AVR   Цитата(RoadRunner @ Jul 19 2018, 10:46) С...   Jul 19 2018, 12:04
|- - RobFPGA   Приветствую! Цитата(AVR @ Jul 19 2018, 15...   Jul 19 2018, 12:11
|- - TRILLER   Цитата(RobFPGA @ Jul 19 2018, 15:11) Если...   Jul 19 2018, 13:28
||- - RobFPGA   Приветствую! Цитата(TRILLER @ Jul 19 2018...   Jul 19 2018, 13:39
|- - RoadRunner   Цитата(RobFPGA @ Jul 19 2018, 15:11) Прив...   Jul 19 2018, 13:32
||- - blackfin   Цитата(RoadRunner @ Jul 19 2018, 16:32) А...   Jul 19 2018, 13:52
|- - AVR   Цитата(RobFPGA @ Jul 19 2018, 15:11) Если...   Jul 19 2018, 14:36
|- - Leka   Цитата(AVR @ Jul 19 2018, 17:36) И можно ...   Jul 19 2018, 14:44
||- - blackfin   Цитата(Leka @ Jul 19 2018, 17:44) 1 Гбит/...   Jul 19 2018, 14:47
|- - RobFPGA   Приветствую! Цитата(AVR @ Jul 19 2018, 17...   Jul 19 2018, 15:30
- - Leka   Кстати, если мало кабелей, почему витая пара, а не...   Jul 19 2018, 12:32
- - RoadRunner   Цитата(RobFPGA @ Jul 19 2018, 14:42) Проп...   Jul 19 2018, 13:17
- - Volkov   Цитата(RoadRunner @ Jul 19 2018, 10:46) В...   Jul 19 2018, 14:24
- - Leka   1нс полупериод.   Jul 19 2018, 14:52
|- - blackfin   Цитата(Leka @ Jul 19 2018, 17:52) 1нс пол...   Jul 19 2018, 14:58
- - Leka   NRZ (и тп) сигнала.   Jul 19 2018, 15:19
|- - blackfin   Цитата(Leka @ Jul 19 2018, 18:19) NRZ (и ...   Jul 19 2018, 15:20
|- - Leka   Цитата(blackfin @ Jul 19 2018, 18:20) Мож...   Jul 19 2018, 15:42
- - warrior-2001   Если речь все же вести о скоростных приемопередатч...   Jul 19 2018, 15:40
- - RoadRunner   Цитата(Volkov @ Jul 19 2018, 17:24) А есл...   Jul 19 2018, 17:42
|- - Volkov   Цитата(RoadRunner @ Jul 19 2018, 20:42) П...   Jul 19 2018, 18:30
||- - Leka   Цитата(Volkov @ Jul 19 2018, 21:30) DS30B...   Jul 19 2018, 19:29
||- - dtmf73   Добрый день. Есть решение - CoaXPress. EQCO62R20....   Jul 20 2018, 04:54
|- - RobFPGA   Приветствую! Цитата(RoadRunner @ Jul 19 2...   Jul 19 2018, 18:44
|- - Volkov   Цитата(RobFPGA @ Jul 19 2018, 21:44) Прив...   Jul 19 2018, 19:08
- - RoadRunner   Цитата(Volkov @ Jul 19 2018, 21:30) Может...   Jul 20 2018, 07:26
|- - Leka   Цитата(RoadRunner @ Jul 20 2018, 10:26) т...   Jul 20 2018, 13:41
|- - RoadRunner   Цитата(Leka @ Jul 20 2018, 16:28) На Blac...   Jul 20 2018, 13:54
||- - Leka   Цитата(RoadRunner @ Jul 20 2018, 16:54) А...   Jul 20 2018, 14:21
|||- - RobFPGA   Приветствую! Цитата(Leka @ Jul 20 2018, ...   Jul 20 2018, 14:39
|||- - blackfin   Цитата(RobFPGA @ Jul 20 2018, 17:39) Вот ...   Jul 20 2018, 15:01
|||- - RobFPGA   Приветствую! Цитата(blackfin @ Jul 20 201...   Jul 20 2018, 15:22
|||- - blackfin   Цитата(RobFPGA @ Jul 20 2018, 18:22) И ту...   Jul 20 2018, 15:42
|||- - prostoRoman   Цитата(blackfin @ Jul 20 2018, 18:42) Мож...   Jul 21 2018, 11:47
||- - blackfin   Цитата(RoadRunner @ Jul 20 2018, 16:54) М...   Jul 20 2018, 14:32
||- - RoadRunner   Цитата(blackfin @ Jul 20 2018, 17:32) Неу...   Jul 20 2018, 17:21
||- - blackfin   Цитата(RoadRunner @ Jul 20 2018, 20:21) У...   Jul 20 2018, 18:14
|- - blackfin   Цитата(Leka @ Jul 20 2018, 16:41) Но как ...   Jul 20 2018, 14:22
|- - Leka   Цитата(blackfin @ Jul 20 2018, 17:22) Для...   Jul 20 2018, 14:32
- - blackfin   Цитата(RoadRunner @ Jul 19 2018, 10:46) С...   Jul 20 2018, 07:41
|- - RoadRunner   Цитата(blackfin @ Jul 20 2018, 10:41) Вы ...   Jul 20 2018, 09:00
||- - blackfin   Цитата(RoadRunner @ Jul 20 2018, 12:00) Т...   Jul 20 2018, 09:14
|||- - RoadRunner   Цитата(blackfin @ Jul 20 2018, 12:14) Так...   Jul 20 2018, 09:39
|||- - blackfin   Цитата(RoadRunner @ Jul 20 2018, 12:39) Я...   Jul 20 2018, 09:41
|||- - RoadRunner   Цитата(blackfin @ Jul 20 2018, 12:41) За ...   Jul 20 2018, 10:10
||||- - blackfin   Цитата(RoadRunner @ Jul 20 2018, 13:10) Т...   Jul 20 2018, 10:19
|||- - AVR   Цитата(blackfin @ Jul 20 2018, 12:41) За ...   Jul 23 2018, 14:06
|||- - a123-flex   Цитата(AVR @ Jul 23 2018, 18:06) А зачем?...   Jul 23 2018, 14:12
|||- - AVR   Цитата(a123-flex @ Jul 23 2018, 17:1...   Jul 23 2018, 14:31
||- - RobFPGA   Приветствую! Цитата(RoadRunner @ Jul 20 2...   Jul 20 2018, 09:31
||- - blackfin   Цитата(RobFPGA @ Jul 20 2018, 12:31) ... ...   Jul 20 2018, 09:35
||- - RobFPGA   Приветствую Цитата(blackfin @ Jul 20 2018, 12...   Jul 20 2018, 09:40
|- - a123-flex   Цитата(blackfin @ Jul 20 2018, 11:41) Вы ...   Jul 22 2018, 18:11
|- - blackfin   Цитата(a123-flex @ Jul 22 2018, 21:1...   Jul 23 2018, 06:46
|- - a123-flex   Цитата(blackfin @ Jul 23 2018, 10:46) Да,...   Jul 23 2018, 14:02
- - RoadRunner   Вопрос еще вот какой возник. Какая задержка переда...   Jul 23 2018, 08:11
|- - RobFPGA   Приветствую! Цитата(RoadRunner @ Jul 23 2...   Jul 23 2018, 09:04
- - RobFPGA   Приветствую! Цитата(a123-flex @ Jul ...   Jul 23 2018, 14:15
- - a123-flex   Цитата(RobFPGA @ Jul 23 2018, 18:15) Root...   Jul 23 2018, 14:19


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 31st July 2025 - 13:13
Рейтинг@Mail.ru


Страница сгенерированна за 0.01468 секунд с 7
ELECTRONIX ©2004-2016