гигабитный поток по LVDS c ПЛИС на ПЛИС на расстояние до 20 метров Опции

[RoadRunner]

Всем доброго времени суток.

Собственно, нужно наладить прием/передачу по LVDS между двумя платами с Cyclone V. Скорость до 1 Гбит/с, расстояние до 20 метров.

Мне видятся два варианта:

- использовать Dedicated Tranceiver. Будет одна витая пара. Тут проблема в том, что для меня это зверь неизвестный и неизвестно сколько там будет глюков и подводных камней при его отладке. В этой связи хотелось бы послушать опытных в его использовании людей.

- прокинуть две витые пары под данные и под клок. Использовать либо готовое решение сериализатора/десериализатора в виде мегафункций ALTLVDS_TX/RX, либо самому это сделать на обычной внутренней PLL (ALT_PLL) и сдвиговых регистрах.

Мне больше всего нравится последний вариант - сделать все самому - по причине его прозрачности для меня как для разработчика. И если уж в этом случае исправлять глюки, то в основном свои, а не альтеровских разрабов. Вопрос в том, насколько это вообще реально, нормально выделить и подстроить под данные клок PLLкой на приемной стороне без применения оптимизированных dedicated блоков на таких скоростях и расстояниях.

Буду благодарен за советы.

[RoadRunner]

Можете еще более упростить себе задачу,хотя не знаю есть ли у Альтеры бесплатное ядро SDI.

А SDI зачем? Может просто с сериализатора ПЛИС по диф.выходу подать и все. Он (эквалайзер) уже характеристики линии передачи улучшит. Так-то привлекательное решение, особенно если учесть, что эти эквалайзеры можно просто добавить к стандартному решению в случае чего.

По даташитам, у чипов по 45-50мА типового потребления, не слишком ли?

Да, многовато конечно. Хотя у меня текущая версия платы около 1 Ватта жрет) Но именно поэтому щас и ломаю голову, как уменьшить, где урезать. А тут на прием-передачу сразу около 0,25 Вт тогда уйдет только на эквалайзеры. Но как дополнительное улучшение, если позволит энергобюджет, очень заманчиво.

[Leka]

текущая версия платы около 1 Ватта жрет

На BlackFin? Откуда столько?

Если потребление было бы в несколько раз меньше (например, 200мВт),
тогда имеет смысл попробовать реализовать 0,5...1Гбит/сек внутренними средствами небольшой ПЛИС,
без внешних PHY, чтобы сохранить малое потребление.



Я несколько раз использовал LVDS приемники Циклона-4-е для реализации встроенного осциллографа - в целях отладки дизайна. Данные с LVDS входа стробируются с частотой ~~ 450МГц*8=3,6ГГц, далее обрабатываются, строится картинка, и выводится на SVGA. 500МГц сигналы наблюдаются без проблем. Общее потребление не превышает 200мВт.
Поэтому и не считаю неразрешимой задачу передачи 1Гбит/сек через обычные LVDS-приемопередатчики дешевых ПЛИС. Но как ведет себя 20м витая пара - понятия не имею.

[RoadRunner]

На BlackFin? Откуда столько?

Так там еще внешняя память SDRAM к нему, Ethernet-коммутатор, АЦП. Один коммутатор только греется как кипятильник и жрет соответственно.

Не знаю, правда, сколько будет жрать ПЛИС с почти гигабитным трансивером, пусть и встроенным. Но пока прихожу к выводу, что стоит эту версию попробовать. Помучаю Custom PHY с требуемым кабелем, посмотрю, что получится. О результатах отпишусь. Всем спасибо за соображения.

Если потребление было бы в несколько раз меньше (например, 200мВт),
тогда имеет смысл попробовать реализовать 0,5...1Гбит/сек внутренними средствами небольшой ПЛИС,
без внешних PHY, чтобы сохранить малое потребление.

Да, я и хочу только ПЛИС и АЦП оставить. Так в идеале по энергопотреблению и должно получиться. А основной вопрос сейчас: можно ли обойтись тупо SerDes-ом или придется юзать трансивер с его примочками. Использование трансивера конечно несколько сужает выбор микросхем. Может даже Cyclone IV придется взять, т.к. у пятых со встроенными трансиверами корпуса больно большие.

Я несколько раз использовал LVDS приемники Циклона-4-е для реализации встроенного осциллографа - в целях отладки дизайна. Данные с LVDS входа стробируются с частотой ~~ 450МГц*8=3,6ГГц, далее обрабатываются, строится картинка, и выводится на SVGA. 500МГц сигналы наблюдаются без проблем. Общее потребление не превышает 200мВт.
Поэтому и не считаю неразрешимой задачу передачи 1Гбит/сек через обычные LVDS-приемопередатчики дешевых ПЛИС. Но как ведет себя 20м витая пара - понятия не имею.

А Вы на ALTLVDS_RX делали или сами на сдвиговых регистрах и PLL? Какая длина LVDS-линии была?

450МГц*8=3,6ГГц

8 - это фактор десериализации? Т.е. по линии 3,6 ГГц шло?

Сообщение отредактировал RoadRunner - Jul 20 2018, 13:58

[Leka]

А Вы на ALTLVDS_RX делали или сами на сдвиговых регистрах и PLL? Какая длина LVDS-линии была?

Сам на сдвиговых регистрах. LVDS-приемник использовался, как аналоговый компаратор (для построения картинки типа глазковой диаграммы и тп), линии там не было. Принимался аналоговый сигнал.

8 - это фактор десериализации? Т.е. по линии 3,6 ГГц шло?

Нет, аналоговый сигнал (наблюдал до ~~ГГц). Те не встроенный логанализатор, а именно осциллограф - для наблюдения повторяющихся аналоговых сигналов.

Витая пара кат 5 только до 100МГц нормируется, а надо 500МГц. Это начиная с кат 6a.
Имхо, имеет смысл сначала исследовать реальный кабель в реальных условиях, а потом принимать решение по схемотехнике.


Сообщение отредактировал Leka - Jul 20 2018, 14:06

[RobFPGA]

Приветствую!

...
Витая пара кат 5 только до 100МГц нормируется, а надо 500МГц. Это начиная с кат 6a.
Имхо, имеет смысл сначала исследовать реальный кабель в реальных условиях, а потом принимать решение по схемотехнике.

Вот вот - опять все по новой
Вот хоть и древнее но хоть для начальной оценки сойдет Performance of LVDS With Different Cables
Еще раз IMHO - 20m, 1Gb рабочий линк на одной паре обычных LVDS пинов на Cyclone V не сделаете.

Удачи! Rob.

[blackfin]

Вот хоть и древнее но хоть для начальной оценки сойдет..

А по-моему, не сойдет..

The driver used for this report is the LVDS evaluation module (EVM), equipped with the SN65LVDS31 quadruple line driver. The differential output delivers a typical current of 3.4 mA, which produces a differential voltage magnitude of 340 mV across a 100-Ω load.

Ресивер у них тоже зачетный..

The plot displays two important factors: first, jitter increases with cable length, and second, jitter introduced by the receiver is a
near-linear function of signaling rate (approximately 1 ps per Mbps).

Затухание для кабеля Cable G: (Twin-axial cable, specified up 1 GHz) вообще не указано, хотя он наиболее близкий по параметрам к кабелю 8-й категории.