Модель LDMOS NXP Опции

[Demonis]

Помогите разобраться, какие именно модели есть в NXP_RFpower_Lib_V08p0 для AWR для транзистора BLF571.

В документации приводится дизайн согласующих цепей для частоты 225 МГц. Необходимо пересчитать согласование для более низкой частоты, но сопротивление Zs и ZL приводится только для 225 МГц. При добавлении в AWR на схему транзистора BLF571 появляются такие дата-файлы: NXP_BLF571_A_data_1 и NXP_BLF571_A_data_2 для двух портов и NXP_BLF571_B_data_1 для 5 портов. Если нагрузить представленные в документации согласующие цепи на модель транзистора, то согласования не получается.

Что есть что в прилагаемой базе от NXP? Или что я делаю не так?

[ASDFG123]

Здравствуйте Спасибо за ответ. Хотя еще не все ясно, как тогда получается, если в даташите указаны цифры для Zsource 1.94 +j2.87 и Zload 3.35 +j3.95 то это импедансы которые "видит" транзистор ? а сам транзитор имеет импеданс 1.94 -j2.87 и 3.35 -j3.95 соответственно? (примерно, при условии идеального согласования).

load pull для нужной мне частоты показал выходной импеданс 1.4 +j2.2 и входной 0.45 - j2 (оба значения для одного транзистора, не балансное). Тогда получается выходная цепь должна иметь импеданс 1.4 +j2.2, что бы сопрягаться с
импедансом транзистора равным 1.4 -j2.2. А входная согласующая цепь должна иметь импеданс примерно 0.45 + j2 что бы сопрягаться с 0.45 - j2.

При условии что то что выше написал тогда цифры из даташита примерно сходятся.

С цифрами из даташита всё относительно сходится.

Но если Zinput из анализа это импеданс не самого транзистора, а импеданс согласующей цепи, то тогда я незнаю, не могли же инженеры freescale так накосячить, ведь у них получается цепь перед транзистором имеет импеданс 0.97 +j1.94 при этом их же модель в load pull показывает всегда a-jb (емкостный) импеданс проверял на разных частотах и разным смещением.
И в схему дизайна балуна вводить данные source 50 Ohm load1 1.4 -j2.2 load2 1.4 -j2.2 как на скрине ниже ?

Вообще не принципиально для симулятора какой импеданс источника будет установлен, главное чтобы транзистор сохранял устойчивость. Не исключаю, что была задана слишком большая область изменения импеданса нагрузки. Из-за этого были проблемы со сходимостью симулятора. Необходимо для начала область импеданса задавать в небольшой окрестности от точки, указанной в даташите.

Я пользовался двумя анализами load pull от ads, (новый и старый) оба показывают примерно одинаковые цифры 75-80 кпд, мощность 55-56 дбм, Zload 1.4 +j2.2 Zinput 0.45 -j2. Настройки нового в скрине в пред сообщении. А настройки старого к этому сообщению прикрепляю.

Эскизы прикрепленных изображений

 

[MePavel]

Здравствуйте Спасибо за ответ. Хотя еще не все ясно, как тогда получается, если в даташите указаны цифры для Zsource 1.94 +j2.87 и Zload 3.35 +j3.95 то это импедансы которые "видит" транзистор ?

Да. Это импеданс согласующих цепей со стороны транзистора.

а сам транзитор имеет импеданс 1.94 -j2.87 и 3.35 -j3.95 соответственно? (примерно, при условии идеального согласования).

Это не обязательно. С выходным импедансом транзистора, работающего в нелинейном режиме, могут быть большие расхождения при таком приближении.
Другое дело, что, как видно, из скриншотов, Вы заменяете транзистор входным и выходным импедансом, полученным комплексно сопряженным преобразованием импеданса источника и нагрузки соответсвенно. Такой подход вполне приемлем, если согласующие цепи имеют небольшие потери.

load pull для нужной мне частоты показал выходной импеданс 1.4 +j2.2

Не выходной импеданс, а импеданс нагрузки.

и входной 0.45 - j2 (оба значения для одного транзистора, не балансное). Тогда получается выходная цепь должна иметь импеданс 1.4 +j2.2, что бы сопрягаться с
импедансом транзистора равным 1.4 -j2.2. А входная согласующая цепь должна иметь импеданс примерно 0.45 + j2 что бы сопрягаться с 0.45 - j2.

Для выходной цепи абсолютно верно. Для входа надо смотреть нужны ли диссипативные цепи для повышения устойчивости, уменьшения и частотной коррекции усиления, а так же повышения широкополосности.

Но если Zinput из анализа это импеданс не самого транзистора

Это именно реальный импеданс самого транзистора для конкретной рабочей точки, уровня мощности и нагрузки на фундаментальной частоте.

не могли же инженеры freescale так накосячить,

Косяков в данном случае не заметно.

Я пользовался двумя анализами load pull от ads, (новый и старый) оба показывают примерно одинаковые цифры 75-80 кпд, мощность 55-56 дбм, Zload 1.4 +j2.2 Zinput 0.45 -j2. Настройки нового в скрине в пред сообщении. А настройки старого к этому сообщению прикрепляю.

Не маловато мощности?

[ASDFG123]

Не маловато мощности?

Да действительно мало. Начал заново переосмыслено прогонять симуляции и что то оба и старый и новый маловато мощности выдают. (либо транзистор на этой частоте не тянет, хотя по типовой схеме есть вариант 1800 Вт 230 МГц). Поднял напряжение на затворе до 3,05 В, это около 2 А тока ! И доступную мощность до 40,5 дБм - 11 Ватт и это на один транзистор, в даташите 7 Ватт на пару.
Импеданс нагрузки 1.35 + j1.7 вроде похож на правду и от изменения напряжения на затворе и входной мощности мало зависит. А гармоники напротив очень сильно влияют, хотя я не знаю какие импедансы должны быть на разных гармониках, просто перебирал варианты около нуля, около килоома, для каждой. Дальше у меня знаний и опыта не хватает.

Эскизы прикрепленных изображений