FIFO на VHDL Опции

[Jenya7]

В Квартусе есть корка FIFO вполне такая ничего. Но там единица - байт. А как мне сделать FIFO пакетов по 13 байт?

[Flip-fl0p]

Вместо того чтобы выбирать значения из списка можно это значение вписать руками. И будет Вам счастье

[Jenya7]

Вместо того чтобы выбирать значения из списка можно это значение вписать руками. И будет Вам счастье

а как передать 13 байт на шину? они у меня в РАМ лежат.

[quato_a]

а как передать 13 байт на шину? они у меня в РАМ лежат.

Напишите свой контроллер поверх FIFO, который будет определять последовательное заполнение FIFO по 13 байт (пачкой) и выдавать их на выход непрерывной пачкой.

но данные надо ведь на шину загрузить. на вход. создал я data[0..103] но 13 байт лежат в РАМ. Как их загрузить из РАМ в data[0..103]?

В RAM эти 13 байт лежат один словом (word) шириной 104 бита или 13-тью байтными словами?

Если одним словом, то не вижу проблем паралельной выгрузки этой пачки на шину.
Если 13-тью словами, то нужен перевод из последовательного формата в параллельный (serdes).

[Jenya7]

Напишите свой контроллер поверх FIFO, который будет определять последовательное заполнение FIFO по 13 байт (пачкой) и выдавать их на выход непрерывной пачкой.



В RAM эти 13 байт лежат один словом (word) шириной 104 бита или 13-тью байтными словами?

Если одним словом, то не вижу проблем паралельной выгрузки этой пачки на шину.
Если 13-тью словами, то нужен перевод из последовательного формата в параллельный (serdes).

у меня РАМ 8х1024 - 1 килобайт. так как это сделать практически?

[quato_a]

у меня РАМ 8х1024 - 1 килобайт. так как это сделать практически?

Выдайте из RAM 13 байт и запишите их в 13 байтных регистров, затем защелкните эти 13 регистров на шину шириной 104 бита с сигналом валидности.
Вообще, у производителя должны быть FIFO с настраиваемыми разными размерностями входных и выходных шин (вход - байтный, выход 13-ти байтный). По крайней мере, у Xilinx есть.