FIFO на VHDL Опции

[Jenya7]

В Квартусе есть корка FIFO вполне такая ничего. Но там единица - байт. А как мне сделать FIFO пакетов по 13 байт?

[andk]

И всё таки, что вы хотите сделать?
Есть какая-то RAM.
Есть какое-то Fifo.
Зачем их нужно скрещивать?
Ну хорошо, почему нельзя сделать Ram с разной разрядностью входа и выхода?
Ну а сделать FIFO с разной разрядностью входа и выхода в чём проблема?

[Jenya7]

И всё таки, что вы хотите сделать?
Есть какая-то RAM.
Есть какое-то Fifo.
Зачем их нужно скрещивать?
Ну хорошо, почему нельзя сделать Ram с разной разрядностью входа и выхода?
Ну а сделать FIFO с разной разрядностью входа и выхода в чём проблема?

я пришел к тому же выводу - ФИФО наше все. сериально загонять байты по 13 штук и считывать тоже по 13.
единственно я не понимаю - я должен стробировать сигнал wrreq? иначе как ФИФО знает что нужно принять следующий байт?
и то же самое при чтении - нужно стробировать rdreq?