реклама на сайте
подробности

 
 
> Проблема с Spice simulation в AD
Narside
сообщение Aug 30 2018, 08:37
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 39
Регистрация: 9-12-15
Пользователь №: 89 632



Добрый день. Прошу помощи в решении моей проблемы. Суть заключается в следующем:
1. Имеется PSpice модель транзистора следующего формата
.model IRF9610 PMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0.2 Vmax=0 Xj=0
+ Tox=100n Uo=300 Phi=.6 Rs=.721 Kp=10.37u W=.64 L=2u Vto=-3.814
+ Rd=1.524 Rds=888.9K Cbd=222.3p Pb=.8 Mj=.5 Fc=.5 Cgso=1.517n
+ Cgdo=30.29p Rg=2.4 Is=886.1E-18 N=4 Tt=1100n)

2. Создаю схему в АД усилителя на одном транзисторе и прикручиваю к ней модель этого транзистора в формате .mdl
3. Решатель выдает много предупреждений на нераспознанные параметры типа Rd, Kp и тд. и, как следствие, некорректное решение.
4. Создаю ту же схему в Ltspice, прикручиваю к ней модель транзистора 1в1 в формате Spice directive. Расчет проходит отлично, результаты паравильные.
5. Вывожу нетлист из АД в Ltspice и провожу расчет в Ltspice. Результат аналогичен некорректному результату в АД, хотя обычно Ltspice считает нетлисты АД нормально.

В чем может быть ошибка? неправильный синтаксис? На всякий случай прикладываю нетлист АД и файл Ltspice.

Прикрепленные файлы
Прикрепленный файл  test.7z ( 1.15 килобайт ) Кол-во скачиваний: 6
 
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Narside
сообщение Aug 31 2018, 17:59
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 39
Регистрация: 9-12-15
Пользователь №: 89 632



В общем, нашел я причину. Идея в том, что я использовал стандартный p-mosfet из библиотеки АД. У него не правильно сформирован port map. То есть я поменял drain-gate-source на source-gate-drain, и LTspice выдал наконец правильный результат
Go to the top of the page
 
+Quote Post
Myron
сообщение Aug 31 2018, 23:53
Сообщение #3


Профессионал
*****

Группа: Свой
Сообщений: 1 849
Регистрация: 6-02-05
Пользователь №: 2 451



Цитата(Narside @ Aug 31 2018, 11:59) *
В общем, нашел я причину. Идея в том, что я использовал стандартный p-mosfet из библиотеки АД. У него не правильно сформирован port map. То есть я поменял drain-gate-source на source-gate-drain, и LTspice выдал наконец правильный результат
При использовании внешних транзисторов в LTspice надо тоже проверять пины. Например, у транзисторов от ON Semi drain-gate-source = 1-2-3 (как правило).
Go to the top of the page
 
+Quote Post
Narside
сообщение Sep 1 2018, 07:10
Сообщение #4


Участник
*

Группа: Участник
Сообщений: 39
Регистрация: 9-12-15
Пользователь №: 89 632



Цитата(Myron @ Sep 1 2018, 00:53) *
При использовании внешних транзисторов в LTspice надо тоже проверять пины. Например, у транзисторов от ON Semi drain-gate-source = 1-2-3 (как правило).

Ну тут это было совсем не очевидно (см модель в 1 посте). Там не было нигде ссылок на выводы транзистора. В АД, когда выбираешь p-mosfet из стандартной библиотеки, то пины правильно стоят, а в нетлисте получается неверное подключение. Я сравнивал 2 нетлиста:ил LTSpice и AD. Но АД все равно не может просчитать мосфеты, тк не поддерживает ряд параметров модели pspice
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 12:12
Рейтинг@Mail.ru


Страница сгенерированна за 0.01375 секунд с 7
ELECTRONIX ©2004-2016