Работаю в САПР фирмы Cadence на промежуточных этапах используется Synopsys. Разрабатываем микросхемы, процессоры, контроллеры память. Сначало описалово на Verilog, схемота на уровне gates и транзисторов, моделирование, потом размещение и разводка в кремнии.
Сапр дорогой, но проблем в нем много. Часто несовместимость различных продуктов, старых новых версий, убогость интерфейса, зато хоть позволяет единым циклом всю микросхему разработать и проверить.
|