Cadence SPB15.2 Опции

[3.14]

Поставил Cadence SPB15.2.
Как на машине времени оказался снова в 1993 году
Очень разочаровался отсутствием в релизе утилиты анализирующей цепи питания (из-за него покупал).

[Vik]

Господин fill, давайте обратимся к теории, ну насколько я ее себе представляю. Скачек тока/напряжения с rise time в x ns вызовет паразитную наводку в соседнем (соседних) проводниках на длине y дюймов. Величина паразитной наводки будет зависеть от топологии каждого конкретного слоя и его соседей, материала диэлектрика, rise time. Задав правила crosstalk'ов до этапа разводки, в последствии, проводя более детальный анализ, мы получаем полностью корректную плату.
Повторюсь: учитывается ли это в таком объеме в MG на этапе разводки? В 2002 я видел надпись под закладкой crosstalk, которая свидельствует об обратном.
ЗЫ. На досуге обязуюсь скачать и посмотреть видео…

[fill]

1. По поводу теории - обновите пожалуйста свои знания, один из простых в понимании файлов в приложении.
2. Вы сформулировали правила параллельности (в вашем понимании кросстоков). Авторазводчик (Allegro, Spectra ... или любой другой геометрический (или физический) как их называют) выполнил ваши требования. Запустили анализ - имеем нарушения. Что Вы будете делать? Скорее всего пытаться ручками поправить - ведь есть несколько элементарных правил которые геометрический трассировщик никогда не поймет. А если этих цепей много и любое ваше телодвижение заденет несколько соседних, у которых может быть до этого было все нормально ...? Итог может быть плачевным - можно было сделать плату и с тем кол-вом слоев что первоначально планировалось и с удовлетворением всех электрических требований, но Вы не смогли - пришлось добавить слоев чтобы хоть как-то уложиться в требования.
3. Читайте пожалуйста внимательно сообщения других людей, в моем предыдущем сообщении было ключевое слово ICX (дополнение к ExpeditionPCB, как впрочем и к другим топологическим средам).

[3.14]

1. По поводу теории - обновите пожалуйста свои знания, один из простых в понимании файлов в приложении.

Ну зачем так резко
Человек ничего не корректного не сказал, более того, в прилагаемом файле, наводки как раз рассматриваются с "его колокльни".
Единственое, что подчеркивается в брошуре - различие в максимальной амплитуде наводимой ЭДС из-за согласования и из-за положения сегментов ( в начале линии жертвы, середине, конце). Это конечно, хотя и приводит к большей точности, но я в последнее время смотрю на эту "точность" с писсимизмом

3. Читайте пожалуйста внимательно сообщения других людей, в моем предыдущем сообщении было ключевое слово ICX (дополнение к ExpeditionPCB, как впрочем и к другим топологическим средам).

ICX, это конечно хорошо.
Но, все таки хочется большей интеграции с WG (Вы кстати, как то об этом упомянули, можете еще добавить?), а так получается никакого толку от всех этих "новомодных" фишек WG. Более того, перенесеш пример в ICX, чувствуеш себя как во времена PCAD4.5
Еще, насколько успел разобраться, при экспорте в ICX, IBIS модели не передаются, передается только ссылка на модель. Не очень то приятно следить за тем, чтоб проектная модель соответствовала ICX-вой (это актуально при разработке с FPGA, там IBIS может менятся очень часто).

Еще, как то был разговор, про решение проблемных линий с наводками.
WG2002 умеет только определять нарушения, дальше только руками.
Вы как то упомянули, что в SP1 к WG2004 появилась "кнопочка" в "ReviewHazard" которая это правит. Не смог найти, ткните плиз пальцем.

[fill]

1. Точность это когда +\- пара процентов. А когда результат отличается на 50% это уже возможная ошибка в функционировании устройства. Простой пример вы установили максимальную наводку 200mV, расчитали максимальную длину параллельного сегмента исходя из этого. Ваш атотрассировщик долго пыхтел но выдержал это ограничение. Промоделировали и получили что реально наводка 300mV. В переводе на длины имеем например - заложили 3см, а оказалось надо 1,5см. Куда девать лишних 1,5см? Если таких цепей десяток можно конечно и вручную добиться желаемого, а если их сотни и плотность большая. Тронул одну - нарушил пару других. И это пока мы только говорим о влиянии одной цепи на другую. Но ведь еще есть и суммарная наводка от множества цепей - как с ними со всеми бороться будете?
2. Не в обиду будет сказанно, иногда поражает способность многих пользователей не смотреть ничего в документации. Открываем книжку "PCB ICX Interface Guide". Глава 2 Product Integration. Уже во втором абзаце видим: The expmodel.scm file generates the command line syntax for loading IBIS models from the Expedition PCB design's "Central Library" which are assigned via the design's local PDB "IBIS" keyword.
Файл этот получился автоматически из Expedition. Нужно просто находясь в ICX выполнить команду File>Import>Scheme_script и выбрать его, все нужные файлы с моделями будут загружены из библиотеки.
3. "Тыкаю" - уж чем не знаю. В приложении.

[Vik]

1. Точность это когда +\- пара процентов. А когда результат отличается на 50% это уже возможная ошибка в функционировании устройства. Простой пример вы установили максимальную наводку 200mV, расчитали максимальную длину параллельного сегмента исходя из этого. Ваш атотрассировщик долго пыхтел но выдержал это ограничение. Промоделировали и получили что реально наводка 300mV. В переводе на длины имеем например - заложили 3см, а оказалось надо 1,5см. Куда девать лишних 1,5см? Если таких цепей десяток можно конечно и вручную добиться желаемого, а если их сотни и плотность большая. Тронул одну - нарушил пару других. И это пока мы только говорим о влиянии одной цепи на другую. Но ведь еще есть и суммарная наводка от множества цепей - как с ними со всеми бороться будете?

Коэффициент взаимонаводки, не учитывающий signal direction, reflections, reverse crosstalk, saturation length и т.д., будет БОЛЬШЕ, нежели коэффициент, их учитывающий.