Поставил Cadence SPB15.2.
Как на машине времени оказался снова в 1993 году
Очень разочаровался отсутствием в релизе утилиты анализирующей цепи питания (из-за него покупал).

В смысле купили без утилиты ? (что это за утилита - если можно подробнее)

(и что было в 1993 году??)

<В смысле купили без утилиты ? (что это за утилита - если можно подробнее)>
http://forum.electronix.ru/index.php?showtopic=1297

<(и что было в 1993 году??) >
Это я образно...
Просто такое чувство, что с момента первого релиза они и палец о палец не ударили в направлении интуитивности интерфейса и огрономичности работы проектировщика.

Эта утилита там есть, просто нужна соответствующая лицензия.
У меня тоже сначала не было Power Integrity, поменял лицензионный файл и все появилось (соответствующий пункт меню в PCB SI).

А где лицензию взяли?
Не поделитесь.

вот лицензия:

Обидно, досадно.
Пробую подсунуть ее как раньше: поменял hostname на свой, подсовываю ее через Updata License File, машина "подвисает" на анализе лицензии

Извиняюсь, разобрался.
С этими лицензиями каждый раз как первый ...

Поставил вчера себе это безобразие.
Мало того, что оно ставилось очень долго и весит не хило,
так оно еще и на этаме окончания исталяция подвисает.
меню не создает. (

С первого раза у меня тоже не получилось. Попробуйте сначало исправить лицензионный файл, а потом цстановить лицензионный менеджер, а потом запустить установку.

никакие лицензии и мененеджеры при установке использовать НЕ НАДО
все устанавливается без всяких приколов и лишних движений
а лицензию задают через ссылку в системе без всяких менеджеров дурацких и никому не нужных

я устанавливал сначала менеджер лицензий (Cadence License Maneger), во время установки он просит указать путь к лицензионному файлу, в license.dat hostname должно быть заменено на имя машины, потом устанавливается система (кажется не помешает перегрузиться) - у меня не было никаких проблем

Кхе-кхе... Сказать по правде, я не вижу в чем Cadence PCB Design Studio уступает, например, Mentor Graphics, P-CAD, PADS. Редактор Allegro Expert, на мой взгляд, самый удобный на сегодняшний день - продуманное использование 3-х кнопочной мыши, великолепный роутинг, слайд, constraints'ы на любой вкус, прямая связь с CAM'ом, полный доступ почти ко всем объектам базы данных на skill’е. А новая 15.2 версия очень порадовала динамическими позитивными шэйпами, исправленными ошибками clearance audit в dfa check, обратной связью с CAM'ом. Того более, имея опыт работы в упомянутых выше продуктах (в Cadence PSD, правда, больший), я вижу только превосходство продукта от Cadence'а. Могу посыпать фактами, ежель кому интересно. Что я делаю не так?

при установке она спрашивает и лицензию и много чего но если ей отвечать давайдальше то она все ставит как ты хочешь при этом она есстественно пишет что она все ставит но работать это все будет только при наличии лицензии
поэтому при установке ничего указывать не надо!!


менеджер лицензий ТОЖЕ НЕ НАДО устанавливать !!!

лицензионный файл передается через переменную окружения LM_LICENSE_FILE
и все

при этом из лицензии надо выкинуть двестроки про порт и машину чтобы они не мешались

это не только упрощает установку системы но и избавляет от лишних и совершенно ненужных лицензионных менеджеров которые занимают память и процессор

лично я с вами согласен практически по всем пунктам за исключением того
что в новых версиях сделали недоступным бесплатные ИНТЕРНЕТ библиотеки футпринтов которые несколько лет назад были в свободном доступе - а теперь только за деньги
это я считаю очень грубым вмешательством в нашу личную жизнь

поставил себе наконец-то
все прошло норамльно после того как стер старую версию 15.1
удалил все файлы и перегрузился.

Vik, в одном из постов вы упомянули об продуманном использовании 3-х кнопочной мыши. Не поясните как добраться до этих настроек?

Ну что ж за язык Вас никто не тянул, так что "сыпте". Но сразу предупреждаю, народ здесь не очень доверчивый поэтому приготовьтесь к тому чтобы подтвердить свои слова на деле, и пожалуйста, давайте обойдемся без общих фраз - только голые факты.
Да и разьясните пожалуйста что Вы понимаете под словом Mentor Graphics (Board Station или Expedition) ?
Ну и для начала расшифруйте - продуманность мыши, великолепность трассировки и т.д

1. Под продуманным использованием мыши понимаю то, что используется средняя кнопка, почти как в AutoCad - передвижение, зум.
2. Под удобством интерактивного роутинга понимаю:
а) ненужность держать одну из кнопок нажатой при прокладке трассы
б) двойной клик (или правая кнопка - add via) - переходное отверстие
в) клик левой кнопкой - излом трассы в необходимом месте
г) отслеживание drc - два режима: 1) "распихиваем" соседей 2) "ломаем" себя
д) и т.д.
3. Под удобством интерфейса (помимо внешнего вида) понимаю возможность настроить:
а) toolbar
б) меню - файлы *.men
в) клавиши - alias key_name action

Mentor Board Station - совсем не понравилась концепция, интерфейс (like Unix), смог безгеморройно роутиться только в RE. Понравилась связь чертежа assembly с реалиями на плате.
P-CAD - не смог легким путем подавить пады на позитивных слоях, после походов в Specctra слетали дубликаты рефдесов, не легко было водить dummy nets (в терминологии P-CAD - unused nets),
передвижение по плате совсем не понравилось. Понравилось utils->compare netlist (что появилось и в PSD 15.x).
PADS - не понравился интерфейс, вылетали позитивные шейпы со сложной конфигурацией границы.
Mentor Graphics WG2002 - понравился, за исключением ресурсоемкости при большом количестве позитивных шейп и constraints'ов на диффпары и матчинг.

Ну пока получается что особых преимуществ по сравнению с WG2004 не видно (т.к в нем ресурсоемкость существенно уменьшена).
Тогда вопрос: если по Вашему утверждению интерактивная трассировка великолепная, то можете ли Вы сделать тоже, что я легко сделал в видео (начал трассировку шиной, подобрал вариант расположения переходов, перешел в парный слой и закончил шину)? Можете ли сделать тоже самое но не прямыми трассами а дугами?
Второй вопрос: можете ли Вы кликнуть на пин (или корпус, или трассу) в топологии и система откроет нужный лист в схеме и отобразит Вам его (где он находится на схеме?

Думаю немного двусмысленного юмора оживит обсуждение.

Бедный "Vik", похоже Вы не знаете с кем связялись, fill человек технической поддрержки MG. Он Вас "нагрузит" даже если б Вы сравнивали Cadence PCB Design Studio с Microsoft Paint

Скачивал два раза архив - оба раза битый... У меня одного так?

1. Судя по описанию создал свой пример - в архиве два файла brd (Allegro Expert 14.2) и dxf. Легко и просто...
2. Выделяем объект в OrCad'е правая кнопка Allegro Select. Обратно не пробовал за ненадобностью...

Архиваторы надо вовремя обновлять: WinZip 9!

Похоже ветка переросла в "Cadence PSD 15.2 vs Mentor Graphics WG2004", поэтому хочу поинтересоваться у господина fill'а, есть ли в Mentor Graphics WG200x:
1. Внутренний язык программирования с полным доступом ко всем элементам базы?
2. Аналог P-Spice'а?
3. Можно ли подавить unused pads на конкретном слое?
4. Легко ли можно контроллировать сплиты?
5. Может ли групповой роут (примером раньше) обойти препятствие с двух сторон (или, например, через коннектор с непостоянным шагом выводов)?
6. Зачем, создавая SMT padstack в Mentor Graphics, я должен также вводить данные для opposite layer?

По поводу "переросла" - ну зачем так обострять. Свои вопросы я задал только по той причине что Вы употребили превосходные эпитеты при описании программ. Из этого можно было сделать вывод что они могут абсолютно все (ну по крайней мере полезные функции которыми пользуются в Expedition уже более 5 лет есть в наличии). Я рад что функция интерактивной трассировки шин(с динамическим выбором переходов) наконец-то появилась в новой версии Allegro (кстати не затруднит ли Вас показать в динамике как это работает - я пользуюсь HyperCam для создания видео, есть бесплатная версия http://www.hyperionics.com/index.asp?Page=hc/changelog.asp. Не поймите меня превратно (что я не верю Вам) просто интересно увидеть глазами как она отрабатывает в динамике.
По поводу кросспроба топология-схема (и обратно) я спросил не случайно, а т.к до сих пор, на сколько я знаю, это было не реализованно у Cadence. Функция эта бывает очень полезна, особенно когда схему сделал один человек, а плату делает другой.
Теперь отвечу на вопросы:
1. Язык не внутренний, а обще известные Visual Basic, VBScript JScript или C++, (все это появилось в WG2004).
2. Много и разных, это уже не раз обсуждалось в разных ветках форума
3. Да (и тоже обсуждалось как).
4. А в чем проблема? Какие возможные трудности Вы видите?
5. Да. А что были проблемы?
6. Затем что при размещении элемента с обратной стороны платы может быть использована площадка другого размера (формы).

PS. Данное обсуждение затевалось мной для того чтобы все могли сами сделать вывод насколько фраза "я вижу только превосходство продукта от Cadence'а" соответствует действительности.
Пока превосходство отнюдь не очевидно. Скажу более - "бодаться" какая программа лучшая - бессмыслено, т.к в любой программе можно найти массу проблемных мест (при большом желании).
На этом форуме надо обсуждать конкретные проблемы и достижения связанные с работой на конкретных САПР. Т.е по возможности делиться полезной для всех информацией, экономя всем время( и деньги).

На самом деле так и есть :-). В смысле его только с пайнтом и сравнивать.

А вопрос дугами - это вообще удар ниже пояса.

2 fill

Спасибо за ссылку. Я, может, слегка консервативен, но мой принцип - ни одной лишней программы. Устал я чиниться...
Если у Вас все-же возникли сомнения, то последовательность действий: расставил via (люблю делать руками в сетке), add connect, в закладке find - галка напротив pins и vias, правая кнопка - temp group, выделяем пины, правая кнопка - complete, коннектим к via.
После всего - custom smooth с corner type - arc.
По поводу п.6. Приведите, пожалуйста, конкретные ситуации из жизни (кроме finger connector'ов), когда эта фича может понадобиться. Другими словами, обоснуйте, что она не даром ест время при создании padstack'ов.
Возник еще один вопрос. При crosstalk audit в Expedition PCB я могу задать правила crosstalk или parallelism в виде таблицы коэффициентов. Но, прошу прощения, для каких слоев эти коэффициенты? Могу ли я использовать правило crosstalk'ов во время роутинга, чтобы не фиксить их позже.

PS. Обсуждение затевалось мной, чтобы понять мотивации и квалификацию людей, кричащих: "Cadence - отстой".

2 Yuri Potapoff

Мотивируйте, плз... И взгляните на платку несколькими постами выше.

Н-да, похоже Вы не слегка консервативны, раз не видите очевидной разницы: выполнение одной единственной команды в WG и десятка различных операций в Allegro для достижения одной и тойже цели. На сколько я понимаю это типичная ситуация для Allegro, когда даже для выполнения простейших процедур приходится или залезать в несколько меню или жать на доп. клавиши предварительно их доопределив. Ну а кличество дополнительных кликов мыши можно даже не обсуждать.
По поводу 6. Посмотрите видео и скажите пожалуйста на сколько больше времени я затратил? Или Вы не знали что несколько пунктов можно выбрать сразу "скопом"?

Правила параллелелизма можно задать для проводников в одном слое и между соседними слоями. Из вопроса я понимаю что Вы хотите сформулировать разные правила для проводников в одном слое исходя и конкретного слоя. В данной версии WG такого нет. Но вообще-то когда мне необходим более точный расчет параметров я перейду в ICX, там задам один параметр - величину наводки и этого будет достаточно и не надо заниматься математическими расчетами параллельных длин. Более того после трассировки я получу цепь с точными (моделироваными параметрами) а не приблизительными (как в случае геометрических трассировщиков). Важна ведь не только абсолютная длинна параллельных фрагментов, но и взаимное расположение источников и нагрузок в параллельных проводниках, и соответственно где параллельный фрагмент расположен и т.д. Тут сразу встает вопрос, а стоит ли тратить массу времени для создания разветвленных ВЧ правил для геометрического трассировщика, если все равно велика вероятность того что при анализе выяснится что плата не рабочая, хоть геометрический разводчик и выполнил все заданные ему требования.

PS. Я понимаю что Вы уже привикли не замечаете того что бросается в глаза другим. Поэтому и заявляете что видите только превосходство. Кстати Вы хотели "посыпать фактами", так то что Вы привели это все? Если нет то "высыпте" все, не держите за душой, пожалуйста, нам очень хочется услышать (а лучше увидеть). Вы сказали "великолепный роутинг" ну так где же он? То что вы привели в пример есть в большинстве существующих систем, более того выяснилось, что кое чего базового в Allegro нет, того что есть в др. системах.
Жалко мне времени, а то бы залез в Allegro и насоздавал видео о прелестях работы в нем.

Господин fill, давайте обратимся к теории, ну насколько я ее себе представляю. Скачек тока/напряжения с rise time в x ns вызовет паразитную наводку в соседнем (соседних) проводниках на длине y дюймов. Величина паразитной наводки будет зависеть от топологии каждого конкретного слоя и его соседей, материала диэлектрика, rise time. Задав правила crosstalk'ов до этапа разводки, в последствии, проводя более детальный анализ, мы получаем полностью корректную плату.
Повторюсь: учитывается ли это в таком объеме в MG на этапе разводки? В 2002 я видел надпись под закладкой crosstalk, которая свидельствует об обратном.
ЗЫ. На досуге обязуюсь скачать и посмотреть видео…

1. По поводу теории - обновите пожалуйста свои знания, один из простых в понимании файлов в приложении.
2. Вы сформулировали правила параллельности (в вашем понимании кросстоков). Авторазводчик (Allegro, Spectra ... или любой другой геометрический (или физический) как их называют) выполнил ваши требования. Запустили анализ - имеем нарушения. Что Вы будете делать? Скорее всего пытаться ручками поправить - ведь есть несколько элементарных правил которые геометрический трассировщик никогда не поймет. А если этих цепей много и любое ваше телодвижение заденет несколько соседних, у которых может быть до этого было все нормально ...? Итог может быть плачевным - можно было сделать плату и с тем кол-вом слоев что первоначально планировалось и с удовлетворением всех электрических требований, но Вы не смогли - пришлось добавить слоев чтобы хоть как-то уложиться в требования.
3. Читайте пожалуйста внимательно сообщения других людей, в моем предыдущем сообщении было ключевое слово ICX (дополнение к ExpeditionPCB, как впрочем и к другим топологическим средам).

Ну зачем так резко
Человек ничего не корректного не сказал, более того, в прилагаемом файле, наводки как раз рассматриваются с "его колокльни".
Единственое, что подчеркивается в брошуре - различие в максимальной амплитуде наводимой ЭДС из-за согласования и из-за положения сегментов ( в начале линии жертвы, середине, конце). Это конечно, хотя и приводит к большей точности, но я в последнее время смотрю на эту "точность" с писсимизмом


ICX, это конечно хорошо.
Но, все таки хочется большей интеграции с WG (Вы кстати, как то об этом упомянули, можете еще добавить?), а так получается никакого толку от всех этих "новомодных" фишек WG. Более того, перенесеш пример в ICX, чувствуеш себя как во времена PCAD4.5
Еще, насколько успел разобраться, при экспорте в ICX, IBIS модели не передаются, передается только ссылка на модель. Не очень то приятно следить за тем, чтоб проектная модель соответствовала ICX-вой (это актуально при разработке с FPGA, там IBIS может менятся очень часто).

Еще, как то был разговор, про решение проблемных линий с наводками.
WG2002 умеет только определять нарушения, дальше только руками.
Вы как то упомянули, что в SP1 к WG2004 появилась "кнопочка" в "ReviewHazard" которая это правит. Не смог найти, ткните плиз пальцем.

1) Действительно, для простоты понимания, я не вводил понятия forward and reverse crosstalk и т.д.
2) Не вижу в чем основа теории, описанная выше, отличается от брошюрки MG. У Вас другое мнение на этот счет?..
3) Действительно, коэффициент crosstalk'а, расчитанный предложенным методом, будет ВЫШЕ (IMHO речь идет о десятках процентов), нежели моделированный.
4) Число слоев изменять не нужно, см. от чего зависит crosstalk выше.
5) Повторюсь. Меня, собственно, смутила надпись: "Crosstalk and parallelism rules are not obeyed by the router", а также то, что не учитываются, как минимум, слои, для которых эти коэффициенты записываются.
6) Не надо грубости...

1. Точность это когда +\- пара процентов. А когда результат отличается на 50% это уже возможная ошибка в функционировании устройства. Простой пример вы установили максимальную наводку 200mV, расчитали максимальную длину параллельного сегмента исходя из этого. Ваш атотрассировщик долго пыхтел но выдержал это ограничение. Промоделировали и получили что реально наводка 300mV. В переводе на длины имеем например - заложили 3см, а оказалось надо 1,5см. Куда девать лишних 1,5см? Если таких цепей десяток можно конечно и вручную добиться желаемого, а если их сотни и плотность большая. Тронул одну - нарушил пару других. И это пока мы только говорим о влиянии одной цепи на другую. Но ведь еще есть и суммарная наводка от множества цепей - как с ними со всеми бороться будете?
2. Не в обиду будет сказанно, иногда поражает способность многих пользователей не смотреть ничего в документации. Открываем книжку "PCB ICX Interface Guide". Глава 2 Product Integration. Уже во втором абзаце видим: The expmodel.scm file generates the command line syntax for loading IBIS models from the Expedition PCB design's "Central Library" which are assigned via the design's local PDB "IBIS" keyword.
Файл этот получился автоматически из Expedition. Нужно просто находясь в ICX выполнить команду File>Import>Scheme_script и выбрать его, все нужные файлы с моделями будут загружены из библиотеки.
3. "Тыкаю" - уж чем не знаю. В приложении.

Коэффициент взаимонаводки, не учитывающий signal direction, reflections, reverse crosstalk, saturation length и т.д., будет БОЛЬШЕ, нежели коэффициент, их учитывающий.

1-2-3. У меня создается странное впечатление от нашего диалога - я пытаюсь Вам обьяснить что нельзя оперировавать только абсолютной длинной параллельных фрагментов, для этого и дал простой в понимании документ с описанием примеров как будет отличаться наводка от фрагмента с одной и той же длинной, но расположенного по разному относительно источника и нагрузки. Раз уж Вы начали усложнять правила длин параллельных фрагментов, внося специфические значения для каждого слоя, то давайте уж пойдем и дальше - определим как будет изменяться значение исходя из близости\дальности источника и т.д. Иначе какой смысл делать доп. работу если уже заведомо известно что результат трассировки будет отличаться на 50% от смоделированного.
4. Когда человек не внимательно и не до конца читает английский текст это легко можно понять, но вот когда русский ??? Попробую еще раз, подробнее: Получили разводку, моделирование показало превышение наводок. Начали двигать трасссы, при этом отодвигаясь от одной трассы мы неизбежно придвигаемся к другим. Уничтожили одну наводку - получили несколько других и т.д. Потыкавшись таким образом некоторое время и не получив желаемого результата разработчик "плюнет" и добавит пару слоев, чтобы можно было убрать слишком критичные трассы туда и легче было растащить оставшиеся трассы друг от друга. Речь естественно идет о платах с плотной трассировкой и с достаточно большим кол-вом ВЧ цепей.
5. Цитата первоисточника о спец. алгоритме автотрассировки-
Tune Crosstalk
Attempts to spread all parallel trace segments that are in violation to the rules defined in the Net Properties - Crosstalk dialog or the ParallelRules.txtside file. The spreading of traces that have parallel runs on the same layer is accomplished by adding spacers between the segments. Spacers are clearance objects that once added between parallel trace segments keeps them from being pushed into each other thus breaking the parallelism rules that are defined. Traces that are in violation on adjacent layers are resolved by spreading the traces apart, however, no physical spacer object is present. This pass can be run after critical routing or when all routing has been completed.
6. Не совсем понял что может быть грубого в обновлении знаний. Но если это Вас задело, то приношу глубочайшие извинения, я и сам много чего не знаю или знаю поверхностно, поэтому воспринимаю такие высказывания (об обновлении знаний) в мой адресс легко. Кстати видимо с русским у меня проблема, раз не все его понимают - буду учиться.

Беда в том, что я сильно сомневаюсь, в разбегах даже в десятки процентов



Мне стыдно и не ловко, извините.
Впредь, таких "достающих" вопросов постараюсь не задавать


В дополнение к вышесказанному, в свое оправдание, могу сказать, что лазил не там.
Попробовал на своем примере, чего то странности творятся. Задал для двух линий ограничение на наводку, а он мне линии не раздвигает, а наоборот. Мультик прилагаю.

то что продемонстрировал fill в файле multiplow.zip конечно удобная и полезная штука. Знатоки SBP15.2 неужели у каденса нет подобной фичи для шин? Поверить в это трудно. Скажите fill а Hyperlynx это единственная прога для анализа плат в менторе или есть еще какие-то в менторе?

Уважаемый Serg1976, не злите fill-а
В сам WG встроен SignalAnalyzer - проводит SI анализ, отдельно идет SignalVision, насколько я понял, считающее ядро то же что и у SA, но выделен в отдельную утилитку из-за "what if". Считают "тупее" HL.
Отдельно идет ICX - это трассировщик (и редактор) использующий электричекие ограничения, ну и конечно просто анализ можно проводить. Считает, вроде как круче всех (нам известных ), учитывает (начиная с SP1) полигоны под линией.
Только вот в ICX линии так не по таскаеш

1. Немного дополню: HL - действительно более продвинут чем SA\SV, в нем есть возможность учитывать затухания. Есть анализатор спектра (можно посчитать сторонне излучение на плату), кстати в этом он даже круче чем ICX(в нем этого пока нет). В следующих релизах появится учет разрывов в полигонах.
ICX к тому что сказанно, это еще и планировка (размещение) на плате с учетом ВЧ требований. Намного больше разных алгоритмов и параметров расчета. Возможность использовать доп. модели (SPICE, VHDL_AMS, S-Parameters).
2. По поводу Вашего примера c Resolve. Можете прислать его мне, попробую у себя, тогда будет более понятна причина. Единственное что сразу приходит на ум это попробовать изменить ограничение (10mV) уж больно оно не соизмеримое. Попробуйте 100mV.
Как Вы видели Я просто взял реальную разведенную плату и на ней эта функция нормально отрабатывает.



Как известно у палки два конца. Ко второму в этом случае мы и пришли. Если Вы заложили наихудший случай, то скорее всего не надо будет переделывать после анализа, но развести в минимальном кол-ве слоев не получится. Ведь каждое ограничение это дополнительное свободное от трассировки место на плате, которое уже нельзя никак задействовать. Чем больше цепей с такими правилами, тем меньше остается места для трассировки. Результат - на плате будет больше слоев, чем могло бы быть, если бы использовали более реальные значения наводок.

2 fill
Смена ограничения наводки не помогает.
Эти цепи были созданы как диф. пара, потом разделены.

1) Дополнительные слои вводить не надо, достаточно изменить толщину диэлектрика (высоту над своим плейном).
2) У Specctra, например, приоритет ошибки типа xtalk ниже, нежели cross и clear.
3) Если позволяет место, учитывать наихудший случай никогда не помешает.
ЗЫ. Поставил WG2004 - ICX с ходу не нашел! Просвятите, плз, куда смотреть...

<1) Дополнительные слои вводить не надо, достаточно изменить толщину диэлектрика (высоту над своим плейном).>
Извините за иронию, но ...
Еще я не понял, почему : "Коэффициент взаимонаводки, не учитывающий signal direction, reflections, reverse crosstalk, saturation length и т.д., будет БОЛЬШЕ, нежели коэффициент, их учитывающий.
"
Ведь для определения наводки, в первую очередь важна скорость нарастания фронта, остально менее важно. Так исходя из чего в Specctra рассчитывается "параллелизм", разработчик сам задает? Дак тогда в любом случае нужно еще анализировать на наводки (мало ли, может грубо ошибся). В WG, хотя и очень грубо, но это уже в одном "флаконе", ну а про ICX уже говорили.

По поводу ICX.
Если Вы поставили просто WG, то ICX там нет.
Он идет в релизе SDD, причем на втором диске.
Ставте все с релиза ISD2004.1, там и WG и ICX и TAU и еще много чего есть и сразу с сервиспаком.
Еще, если винда русская, надо будет попроавить один файлик, иначе ICX будет ругаться на операционку и не будет запускаться.

1) А в чем, собственно, ирония? Можете заглянуть в простейшую брошюрку от Cadence http://www.specctra.com/Downloads/webinars...n/Crosstalk.pdf.
2) По поводу более/менее важно: если у Вас есть конечные фиффуры поделитесь, пожалуйста, - есть заветная мечта написать СВОЙ калькулятор.
3) Так все ж на борту. Или я не понял Вашего упрека?..
4) Спасибо. Просвятили относительно WG.

Ирония не в самих "планах", оно конечно круто, когда экранов много и они как можно ближе, но кто Вам это позволит. Например, я не могу поменять толщину между слоями для более оптимального волнового сопротивления линий, технологи делают такую, какая им удобнее (только не надо "Меняйте производство ПП"). И потом, как Вы это представляете на двухслойках, хотите иметь плату толщиной 0.1?

<...если у Вас есть конечные фиффуры поделитесь, пожалуйста...>
А что такое "фиффуры"?
Если это те графики, зазор - технология ИС.
Вот тут и есть корень зла.
Скорость нарастания LVTTL ADSP и Spartan2 отличается, соответственно и расстояние то же должно быть разным.
Юмор WG в том, что при расчете наводки через SignalAnalyzer используется IBIS, а при пакетной оценке наводок, которые можно интерактивно лечить (предидущие мультики fill-a) используются то же скорости технологий ИС, а не IBIS Не знаю как в ICX обстоят дела, не разбирался детально.

Поменял наводку на 100mV. И последовательно добился желаемого результата.

1. Здается мне, большей проблемой двуслойных плат являются волновые сопротивления трасс. Crosstalk'и считать для них НЕНУЖНО.
2. "Диффуры" - здесь и далее - дифференциальные уравнения. Без них нельзя, как-бы, говорить о том что сильно, а что не сильно влияет на величину crosstalk. Поэтому я и поинтересовался - они у Вас есть? Если да - опубликуйте, плз, - хочу написать свой noise-калькулятор.

<Здается мне, большей проблемой двуслойных плат являются волновые сопротивления трасс. Crosstalk'и считать для них НЕНУЖНО.>
Ну а какая разница, если буфера скоростные, а линии длинные, согласовывать все ровно прийдется.
Еще, что значит НЕНУЖНО, сами решайте считать или нет.
Единственный неприятный момент двухслоек - условия расчетов, HL и SV считают что под линиями слой земли/питания. Это, зачастую, далеко не так, отсюда, импеданс носит "слоеный" характер, который не учитывается. "Правильно" считают: ICX (начиная с SP1), Speed2000, как дела с SPB не знаю.

<"Диффуры" - здесь и далее - дифференциальные уравнения. Без них нельзя, как-бы, говорить о том что сильно, а что не сильно влияет на величину crosstalk.>
Я ничем подобным не обладаю.
Каким бы диф. уравнением Вы бы не обладали, физика процесса не изменится. Мощьность излучения прапорциональна мощьности "излучающего" сигнала. Т.к. напряжение можно считать константой, излучение определяется током в цепи. Причем, как я уже отмечал, этот ток может значительно отличаться у буферов одной технологии.
Продолжая, идет постоянная "гонка" быстродействия. Чтоб заставить ключь переключится быстрее, можно либо его емкость уменьшить, либо ток пустить больше. Не всегда емкость можно уменьшить до нужной величины, логичнее предположить что ее вообще можно уменьшить только переходом на более миниатюрные размеры транзистора, увеличивают ток, ну и сами понимаете

3.14: Skazhite pozhalujsta, a kak wy opredelili, chto ICX i Speed2000 schitajut "prawilno"? Eto napisano, ili wy wyjasnili eksperimentalno?
I esli oni dejstwitelno rabotajut "prawilno", to kak oni uchitywajut wlijanie trass, nahodjashihsja w slojah mezdu interesujushej trassoj i "ground plane", ukazannoj Wami w "stackup" platy?

Spasibo

вообще известен станириный способ ликвидирующий емкость как класс
это работа в режиме короткого замыкания(или по току) при таком режиме работы емксоть линии никакого значения не оказывает - поскольку потенциал линии равен нулю и перезаряд емкости не происходит
соббственно этим способом является уменьшение напряжения логической единицы - чем быстрее система тем меньше напряжение
при дифф сигнале его сводят вообще к миливольтам

2 Igor_S
В публикации на SP1 для SDD2004, говорилось о учете полигонов под линиями, приводился да же скриншот. А в Speed200 об этом в доке пишут, причем утверждают, что только у них есть такая возможность (ICX позже отпатчили).
По поводу линий под линиями, а за ними план, не знаю, но думаю что ни чем хорошим (в плане рассчетов) это не кончится.

2 net
Избавляясь от паразитной емкости, напарываемся на паразитную индуктивность

с этим бороться легче
и потом всегда есть проблемы - вопрос только в значимости проблемы