Логическая эквивалентность gate-й с разным числом выводов, Возможно как-нибудь? Опции

[DSIoffe]

Здравствуйте все!
Могу ли я хоть как-нибудь присвоить одинаковую логическую эквивалентность двум gate с разным числом выводов? В лоб не получается: Library Executive ругается и не даёт. Может быть, перегнать библиотеку в формат ASCII и ручками поправить? Кто-нибудь пробовал? Какие могут быть последствия? (неохота долго творить такое и через несколько дней где-нибудь что-нибудь рухнуло)
Объясню, зачем это мне надо. Нарисовал Altera в нескольких банках, под каждый банк отвёл свою gate. Теперь хочу перекидывать цепи (pin swap) между выводами двух соседних банков, а оно не даёт, разрешает только внутри одного банка.

[Aleksandr]

Здравствуйте все!
Могу ли я хоть как-нибудь присвоить одинаковую логическую эквивалентность двум gate с разным числом выводов? В лоб не получается: Library Executive ругается и не даёт. Может быть, перегнать библиотеку в формат ASCII и ручками поправить? Кто-нибудь пробовал? Какие могут быть последствия? (неохота долго творить такое и через несколько дней где-нибудь что-нибудь рухнуло)
Объясню, зачем это мне надо. Нарисовал Altera в нескольких банках, под каждый банк отвёл свою gate. Теперь хочу перекидывать цепи (pin swap) между выводами двух соседних банков, а оно не даёт, разрешает только внутри одного банка.

Сделать в Pcb это можно при помщи замены корпуса, где будут один gate, но я так понимаю Вам нужна будет обратная анатация, через eco файл. А тут возникнут проблемы. Лучше сразу рисовать библиотечный элемент с возможностью переброски пинов.