Логическая эквивалентность gate-й с разным числом выводов, Возможно как-нибудь? Опции

[DSIoffe]

Здравствуйте все!
Могу ли я хоть как-нибудь присвоить одинаковую логическую эквивалентность двум gate с разным числом выводов? В лоб не получается: Library Executive ругается и не даёт. Может быть, перегнать библиотеку в формат ASCII и ручками поправить? Кто-нибудь пробовал? Какие могут быть последствия? (неохота долго творить такое и через несколько дней где-нибудь что-нибудь рухнуло)
Объясню, зачем это мне надо. Нарисовал Altera в нескольких банках, под каждый банк отвёл свою gate. Теперь хочу перекидывать цепи (pin swap) между выводами двух соседних банков, а оно не даёт, разрешает только внутри одного банка.

[DSIoffe]

Варіант компонента, який дозволяє робити оптимізацію в РСВ через Swap Gate.
При цьому зміни через ECO в схемі відбуваються шляхом зніни номера піна. На відміну від варіанту через Swap Pin жодного втручання в порти і зв'язки.

Будьте так добры, переведите, пожалуйста, на русский. Технический английский ещё туда-сюда, с бытовым украинским никогда не было проблем, но технический украинский - слабО