Логическая эквивалентность gate-й с разным числом выводов, Возможно как-нибудь? Опции

[DSIoffe]

Здравствуйте все!
Могу ли я хоть как-нибудь присвоить одинаковую логическую эквивалентность двум gate с разным числом выводов? В лоб не получается: Library Executive ругается и не даёт. Может быть, перегнать библиотеку в формат ASCII и ручками поправить? Кто-нибудь пробовал? Какие могут быть последствия? (неохота долго творить такое и через несколько дней где-нибудь что-нибудь рухнуло)
Объясню, зачем это мне надо. Нарисовал Altera в нескольких банках, под каждый банк отвёл свою gate. Теперь хочу перекидывать цепи (pin swap) между выводами двух соседних банков, а оно не даёт, разрешает только внутри одного банка.

[VDKyev]

При використанні Util/optimize Net/Manual Bate Swap видно різницю між компонентам

При использовании Util/optimize Net/Manual Bate Swap видно разницу между компонентами


Варіант компонента, який дозволяє робити оптимізацію в РСВ через Swap Gate.
При цьому зміни через ECO в схемі відбуваються шляхом зніни номера піна. На відміну від
варіанту через Swap Pin жодного втручання в порти і зв'язки.

Вариант компонента, оптимизация расположения выводов чезез Swap Gate.
При этом изменения через ECO в схеме происходят путем смены номера пина.
В отличии от варианта через Swap Pin никаких изменений в связи и порты.


Можлива перестановка IO лише в середині BANK
Возможна перестановка IO только внутри BANK
Gate Eq IO по банках
Gate Eq IO по банках

Можлива перестановка всіх IO
Возможна перестановка всех IO
Gate Eq у всіх IO однаковий
Gate Eq у всех IO один и тот же.

Можлива перестановка IO диф. парами
Возможна перестановка IO диф. парами
Gate Eq у всіх IO однаковий
Gate Eq у всех IO один и тот же.


Сиимвол живлення EP1C6T144_PWR
Сиимвол питания EP1C6T144_PWR

Gate IO з одного піна
Gate IO с одного пина

Gate IO з пари пінів
Gate IO с пары пинов

Можливі варіанти з використанням трьох наведених.
Возможны варианты с использование трех указанных вариантов.
В дополнение к последнему. Компонент создается под проект. Компонент будет содержать по максимуму диф-пары/ пины одного банка/ все остальныэ пины. Чаще всего используется вариант со всеми равно эквивалентными пинами и еквивалентными внутри банка.

Успiхiв