Скоростные передатчики: дискретная схема, или FPGA? Опции

[dryadae]

Собственно, стоит задача передать 2,4 Гбит/сек, стандарт - LVDS. Из доступных решений пока найдено только DS90CR485/DS90CR486, и Stratix II GX.
У первого не нравится цена - и приёмник, и передатчик стоят по 30$, а также нет промышленного диапазона, и потом, там используется CMOS DDR. Зато и пиковая скорость тоже приятна - 6,4 Гбит/сек.
У Стратикса цена не впечатлила совершенно, как и "толстый" корпус, хотя функций собственно передачи у него меньше.

Хотелось бы услышать реальные альтернативы, а также то, насколько ощутимым может быть отсутствие pre-emphasis (у обоих он есть), DC-balance (избыточное кодирование по типу чётности, присутствует только у DS90xxxxx).

Передавать в основном предполагается на небольшие расстояния, порядка десятков сантиметров, в межплатных подключениях, а также по кабелю. В идеале - 800 Мбит/канал, но если уж совсем ничего не получится, придётся брать Spartan с его DDR 622 Мбит/с. Хотя выделять больше трёх пар под данные в разъёме проблематично.

[dryadae]

тогда сколько вы готовы выложить за подобное решение? ПЛИСы с SerDes, пожалуй, есть у всех основных производителей (за исключением Актел).

Чем дешевле, тем лучше. В принципе, это по определению должно быть не дороже чипа от National Semiconductor плюс какой-нибудь завалящий FPGA (XS3S100E), то есть 30-45$. Но лучше - меньше, так как плата там будет не одна.

если под DC-balance подразумевается кодирование 8b/10b, то оно может быть реализовано на логике (в плис).

DC-balance - это дополнительное кодирование, которое правильнее было бы назвать 6b/7b, хотя лично я не уверена, что коды задаются независимо для всех каналов. Подробнее прочитать можно тут:
http://www.maxim-ic.com/appnotes.cfm/an_pk/3821
Собственно, я ещё не знаю, нужен ли он - на DSxxxx эта функция программируется, и хотелось бы узнать реальный опыт. По словам производителя - "типа, круто" (что неудивительно).

если не секрет, какой из Спартанов на такое способен и при каком режиме? всеже для того S3E режим работы больше теоретический (при 311МГц тактовой-то): органичения на использование трасс глобальных клоков + невозможность задействования DCM.

Это да; если множить каналы, то реально получится 167 Mhz*2 (на 1200-ом), то есть всего 334 Мбит на канал. Иначе нет сдвига фазы CLK90/CLK270, необходимых для DDR. А хотелось бы иметь больше при меньшем количестве пинов в разъёме.

Сообщение отредактировал dryadae - Nov 21 2006, 21:31