Скоростные передатчики: дискретная схема, или FPGA? Опции

[dryadae]

Собственно, стоит задача передать 2,4 Гбит/сек, стандарт - LVDS. Из доступных решений пока найдено только DS90CR485/DS90CR486, и Stratix II GX.
У первого не нравится цена - и приёмник, и передатчик стоят по 30$, а также нет промышленного диапазона, и потом, там используется CMOS DDR. Зато и пиковая скорость тоже приятна - 6,4 Гбит/сек.
У Стратикса цена не впечатлила совершенно, как и "толстый" корпус, хотя функций собственно передачи у него меньше.

Хотелось бы услышать реальные альтернативы, а также то, насколько ощутимым может быть отсутствие pre-emphasis (у обоих он есть), DC-balance (избыточное кодирование по типу чётности, присутствует только у DS90xxxxx).

Передавать в основном предполагается на небольшие расстояния, порядка десятков сантиметров, в межплатных подключениях, а также по кабелю. В идеале - 800 Мбит/канал, но если уж совсем ничего не получится, придётся брать Spartan с его DDR 622 Мбит/с. Хотя выделять больше трёх пар под данные в разъёме проблематично.

[EugeneS]

Собственно, стоит задача передать 2,4 Гбит/сек, стандарт - LVDS. Из доступных решений пока найдено только DS90CR485/DS90CR486, и Stratix II GX.
У первого не нравится цена - и приёмник, и передатчик стоят по 30$, а также нет промышленного диапазона, и потом, там используется CMOS DDR. Зато и пиковая скорость тоже приятна - 6,4 Гбит/сек.
У Стратикса цена не впечатлила совершенно, как и "толстый" корпус, хотя функций собственно передачи у него меньше.

Хотелось бы услышать реальные альтернативы, а также то, насколько ощутимым может быть отсутствие pre-emphasis (у обоих он есть), DC-balance (избыточное кодирование по типу чётности, присутствует только у DS90xxxxx).

Передавать в основном предполагается на небольшие расстояния, порядка десятков сантиметров, в межплатных подключениях, а также по кабелю. В идеале - 800 Мбит/канал, но если уж совсем ничего не получится, придётся брать Spartan с его DDR 622 Мбит/с. Хотя выделять больше трёх пар под данные в разъёме проблематично.

Так ведь на DS90CR485 8 пар + клок надо. FPGA умеет source-synchronous, а 4х640 Мбит/с
сегодня все могут.

[dryadae]

Так ведь на DS90CR485 8 пар + клок надо. FPGA умеет source-synchronous, а 4х640 Мбит/с
сегодня все могут.

Клок там общий, а лишние пары можно запросто выкинуть, они там очень хорошо расписаны по входным разрядам (порт - 24 бита, Вы не забыли?) По 6 бит на канал (x3), DDR (это x2), плюс ещё 6 микшируются. В смешанных каналах биты передаются неудобно, потому, как мне кажется, лучше на них забить - если, конечно, не нужна полная проускная способность. Эти два "лишних" канала там вообще устроены по-дурацки - в режиме не-DC-balanced они частично заполняются дублями, и пустыми битами.

Но, как было выше сказано, наверное дело-таки закончится Виртексом...