...При проектировании схемы тактирования АЦП, особенно скоростных АЦП, и в случаях, где требуется высокое спектральное разрешение, я бы категорически не рекомендовал использование разных частот на входе тактирования АЦП, тем более полученных делением, и тем более на микросхемах типа FPGA и CPLD!!!.
...проблемы "пресловутого" джиттера... (поищите, в своё время этот вопрос неоднократно обсуждался в конференции...)
Если Вы хотите получать "хорошие результаты" и иметь возможность получать данные при разных частотах "развертки", то одно из лучших решений - использование одного тактового генератора, который "заставляет" работать АЦП на одной и той же частоте, (Кстати, при этом у АЦП лучше не только динамические, но и, как ни странно статические характеристики) ... а "деление" частоты реализовывается "прореживанием" потока выходных данных. Тут можно реализовать схему - как угодно, хоть на CPLD, хоть на FPGA...
Хотя, для простого "осциллографического" просмотра, без дальнейшей обработки - реализация может быть практически произвольная...
В Вашем "послании"... "делал, не понравилось"..., к сожалению, не указывается Ваших "вкусовых" пристрастий... Но могу предположить, что в режиме /1 /2 /5 /10... У вас скачет скважность тактового сигнала, а современные АЦП (большинство достаточно высокочастотных) построены по принципу конвейерного преобразования, очень чувствительного не только к "форме тактового" сигнала, но и имеют ограничение тактовой частоты "снизу"..., т.е. работают в области достаточно узкого диапазона тактовых частот...
Пока, на мой взгляд: лучшее решение для Вас с переменной частотой дискретизации по совокупности качество / стоимость - реализация с прореживанием данных...
|