Доброго времени суток!
Есть еще вопрос такого плана. У Xilinx есть описание референс дизайна с SDR SDRAM на XCV300. Там они предлагают использовать два корпуса SDR SDRAM, поставить их не далее, чем два инча от корпуса микросхемы. После этого заявляют о том, что при таких растояниях терминировать линию клоков нет необходимости. Линию клоков разводят буквой Т. Шину адресов делают общей на оба девайса, данные заходят на каждую микросхему отдельно. А теперь главный ВОПРОС: зачем они терминируют шины адреса и данных резисторами по 33Ома, если перед этим говорили, что клоки терминировать не надо? Данный казус обнаружен в XAPP134.pdf на www.xilinx.com.
Просто на данный день возникла задача подключить к FPGA 32MB SDR SDRAM памяти. Были предприняты попытки поиска всей доступной информации по предмету, однако все найденное было сильно противоречиво друг другу. В нескольких пунктах все сходятся:
- терминировать надо и лучшая схема терминации - series termination, но тогда не понятно как терминировать двунаправленную шину данных?
- разводиться лучше по внешнему слою, а под шину подкладывать слой земли полигоном или питание. Ну с этим более менее понятно - если проложить полигон, то уменьшается импеданс дорожки, но для того, чтобы довести его до приемлемого уровня в 50-100 омм, дорожку надо сделать просто безобразно толстой - более 12-15 милл, а где взять столько места
- трассы управления надо ложить подальше от шинн данных м адресов, но опять же - где найти столько места
(
Пытался поиграться с этими вещами в HyperLynx, однако не нашел как сделать двунаправленный драйвер для шины данных.
Такая вот не очень веселая история получается.
А может кто-то знает где можно почерпнуть необходимые знания по вопросам высокочастотных линий и способам их терминирования? В институте глубоко в эту сторону мы не копали и полученных знаний просто не хватает.
С уважением,
Владимир Миргородский
Нагрузочная способность Плис и согласование R, cyclone и шина под sram
Jan 24 2005, 14:48
