ECO в PADS, такая проблемка образовалась Опции

[vm1]

Готов проэкт, но в pcb атрибуты не соответствуют схеме,
это не важно но из за этого не могу передать в схему
обозначение элементов из pcb, (нумерация упорядочивается в PADS по pcb).
Если я делаю эко из pcb в схему атрибуты перетираются,
Если из схемы в pcb еще хуже, убивается много правильной разводки
и некоторые детали которых нет в схеме, крепежные отверстия например.
Разводка убивается на резисторах там где был swap.
то есть все номиналы надо по новой набивать.
Че делать?
Как делать частичное eco, либо атрибуты, либо refdes, либо swap?

[Dmitrij_80]

чтож, начинаем рассматривать PADS как вариант
однако, если "forward / back annotation " сделать с "большим" интервалом "чем надо" риск угробить проект велик ?
или я не так понял ?

[vm1]

чтож, начинаем рассматривать PADS как вариант
однако, если "forward / back annotation " сделать с "большим" интервалом "чем надо" риск угробить проект велик ?
или я не так понял ?

Сейчас у меня уже много проэктов в PADS,
основной вывод: никогда не использовать back annotation,
если все изменения делать только в редакторе схем,
то никаких проблем не возникает.

Проэкт всегда необходимо держать в состоянии
когда проверка соответствия платы и схемы не дает различий.

[Jul]

Ну, так уж никогда и не использовать.... Back annotation бывает очень полезным.
Главное, не стоит вносить различные изменения в схему и плату одновременно (а это особенно часто случается, когда схемотехник и конструктор работают порознь), т.е. изменили схему - провели forward аnnotation, затем изменили что-либо в плате - провели back annotation.
И тогда будет все в порядке ;-)))

[vm1]

Просто считаю,
что именно это и создает лишние риски.

[Jul]

Мой последний проект в PADS 2005. Схема нарисована в PowerLogic. На плате очень мало места и требуется разводить трассы с минимумом переходных и минимальной длины.
Поэтому пытаюсь оптимизировать связи - вторую неделю провоцирую ЭКО : перекидываю вентили на буферных микросхемах, выводы на ПЛИС, резисторных сборках, контакты разъемов, эквивалентые контакты на буферах. Откатываю все это в схему. Приходит Схемотехник-сан с изменениями, провожу доработку схемы и снова перекидываю в плату. И так не по одному разу. И не разу не было сбоев (кроме варианта одноконтактных цепей - схематик PowerLogic позволяет создавать такие цепи, а редактор топологии PowerPCB не признает одноконтактных цепей, он их удаляет и об этом выдается предупреждение).
И так уже не в первом проекте.
Вывод - ЭКО в горячей связке PowerLogic - PowerPCB работает устойчиво и надежно.

[vm1]

Мой последний проект в PADS 2005. Схема нарисована в PowerLogic. На плате очень мало места и требуется разводить трассы с минимумом переходных и минимальной длины.
Поэтому пытаюсь оптимизировать связи - вторую неделю провоцирую ЭКО : перекидываю вентили на буферных микросхемах, выводы на ПЛИС, резисторных сборках, контакты разъемов, эквивалентые контакты на буферах. Откатываю все это в схему. Приходит Схемотехник-сан с изменениями, провожу доработку схемы и снова перекидываю в плату. И так не по одному разу. И не разу не было сбоев (кроме варианта одноконтактных цепей - схематик PowerLogic позволяет создавать такие цепи, а редактор топологии PowerPCB не признает одноконтактных цепей, он их удаляет и об этом выдается предупреждение).
И так уже не в первом проекте.
Вывод - ЭКО в горячей связке PowerLogic - PowerPCB работает устойчиво и надежно.

Я не имел ввиду что сбоит PADS.
Прежде всего свойственно ошибаться человеку,
Приходит Схемотехник-сан с изменениями, и Вы проводите доработку схемы,
потом Вас отвлекают, а потом Вы переставляете пару вентилей в PCB
и после отката в схему эти изменения теряются.
Получается что есть операция которую нельзя прерывать
или пересекать с другой работой.
Если вентили переставлять в схеме а потом передавать в PCB
таких проблем нет.

Одноконтактные соединения у меня есть, например
у PIC-а, чтобы программист знал где выход RTS
хотя он используется не в каждой плате.
Программа в нем общая для разных плат.