Цитата(zorromen @ Jan 29 2007, 15:12)

я еще смотрю что можна взять плис с внутренним флеш...чтобы внешнюю не тыкать...
Можно, но CPLD имеют достаточно убогую внутренную архитектуру; если хочется взять ПЛИС типа FPGA, но с Flash памятью, просмотрите на изделия фирмы Actel; насколько я помню у Alter'ы было интересное семейство CPLD, в которых чаcть конфигурационной Flash пямяти, можно использовать как памать пользователя (и не ставить внешную flash'ку для сохранения каких-либо параметров устройства).
Цитата(zorromen @ Jan 29 2007, 15:12)

а ..еще вопрос.. а как или точнее где можно промоделировать работу плис, то втыкнешь ,а неработает...
Впринципе, у каждого производителя ПЛИС, есть свой продукт для этого (например Xilinx предлагает Chip Scope Pro). Я пользуюсь Aldec AHDL 7.1 (на ftp он должен быть - точно я не знаю, сейчас я доступ туде пока не имею) - это графическая среда моделирования/описания проекта (она поддерживает очень много производителей ПЛИС, вот только не все они спешат поддерживать AHDL).
Цитата(zorromen @ Jan 29 2007, 15:12)

и еще какие есть инструменты дебага программы...жтаг как я понял тока для загрузки программы...
Основной инструмент это осциллограф (или логический анализартор - зависит от решаемой проблемы).
Цитата(zorromen @ Jan 29 2007, 15:12)

жтаг как я понял тока для загрузки программы...
Вообще-то через него возможно заниматься и отладкой проекта. Для ПЛИС Xilinx ознакомьтесь с разделом Boundary Scan - он был к каждом описании FPGA.