Грамотное сопряжение ПЛИС и ARM9 Опции

[Мастер-Ломастер]

Пока я не очень врубаюсь - можно ли на одну шину к RM9200 вешать SDRAM (два чипа) и "нечто типа" SRAM (а на самом деле - ПЛИСка, просто пара банков у неё эмулируют 16-битную SRAM)?

В даташите что-то сказано про буферизацию, но как-то неконкретно (или я не туда смотрю).

Условия задачи:

ARM9 - 2xSDRAM - Flash - FPGA

И подзадачка: если шину SDRAM выводить на разъём для дополнительного расширения (возможного, в будущем), то как сие логичнее всего реализовать?

[beer_warrior]

А как не крути шины адреса и данных единственные. SDRAM садится как можно ближе к камню, желательно с согласующими резисторами. Все остальное - через буфера. Буфером вполне может служить и FPGA. Образцы можно посмотреть здесь http://electronix.ru/forum/index.php?showtopic=15074

[Мастер-Ломастер]

А как не крути шины адреса и данных единственные. SDRAM садится как можно ближе к камню, желательно с согласующими резисторами. Все остальное - через буфера. Буфером вполне может служить и FPGA. Образцы можно посмотреть здесь http://electronix.ru/forum/index.php?showtopic=15074

не, делать из ПЛИС буфер слишком жирно будет. В схемах, что мне встречались, СДРАМ и параллельная флэш висели на одной и той же шине безбуферов

И ещё - я так понимаю, всё туда же, на ту же шину, вешается и CompactFlash. И тут уже без буфера не обойтись никак, ибо разъём. Я правильно понял?

[dryadae]

А как не крути шины адреса и данных единственные. SDRAM садится как можно ближе к камню, желательно с согласующими резисторами. Все остальное - через буфера. Буфером вполне может служить и FPGA. Образцы можно посмотреть здесь http://electronix.ru/forum/index.php?showtopic=15074

не, делать из ПЛИС буфер слишком жирно будет. В схемах, что мне встречались, СДРАМ и параллельная флэш висели на одной и той же шине безбуферов

И ещё - я так понимаю, всё туда же, на ту же шину, вешается и CompactFlash. И тут уже без буфера не обойтись никак, ибо разъём. Я правильно понял?

У меня в китайском кардридере (чип RTS5111) нет никаких буферов По стандарту, буферные схемы должны быть во "флэшке", так как адрес защёлкивается на одной шине с 8-ю младшими битами данных

[Мастер-Ломастер]

У меня в китайском кардридере (чип RTS5111) нет никаких буферов По стандарту, буферные схемы должны быть во "флэшке", так как адрес защёлкивается на одной шине с 8-ю младшими битами данных

речь идёт не о кардридере (кстати, то, что он китайский, не делает его эталоном качества ), а о довольно сложном устройстве с высокочастотной параллельной шиной

не, делать из ПЛИС буфер слишком жирно будет

Ну да, EPM3064 стоит сумасшедших денег
А если на борту FPGA, так отгрызть кусочек под буферирование, вообще ничего не стоит.

а у EPM3064 хватит ног, чтобы сделать буфер на 64 сигнала (адреса + данные), плюс два управляющих (#CS и #DIR)?

Кусочек от ПЛИС отъедается, быть может, и не большой - но при этом отъедается некисло пинов. А пины мне нужны.

С дургой стороны, два корпуса программируемой логики ставить на небольшую плату как-то не комильфо... хмм... я подумаю.