Цитата(zorromen @ Jan 29 2007, 21:34)

Огромное спасибо сответы...то сам фиг что смог...
Книгу скачал AlteraHDL...буду втыкать...
EP1C3T100 ПЛИС семейства Cyclone, 2910 вентилей, 65 линий ввода/вывода, 59904 bits RAM, (0...+70*C) PB-free 315рублей
2910 вентилей хватит на много? и проблем с программированием небудет? там надо конфигурационная память для FPGA...как ваще происходит заливка программы?
1) AlteraHDL это язык, при помощи которого модно писать только для ПЛИС альтеры. Я сам с него начинал, это до сих пор любимый язык HDL, но... Сам советую все же начать с верилога.
2) Проблем с программированием??? ПЛИС не программируют, для ПЛИС пишут описание RTL (register transfer logic), т.е. как бы описывают схему на языке HDL.
3)Заливка конфигурации (конфигурирование) в элементарном случае производится по интерфейсу, аналогичному SPI. Провод с клоком, с данными и пара ног управления. Элементарщина, особенно если AVR рядом. А при отладке через JTAG прямо из квартуса (среды разработки). Причем в качестве JTAG-адаптера используется байтбластер (byteblaster, ), тот самый, через который avreal-ом шьют AVRы,
http://www.ln.com.ua/~real/avreal/adapters.htmlНу а "на много ли хватит" - это понятие относительное. 2900 триггеров и 2900 лог. ф-ций четырех переменных это порядочно

. Плюс внутреннее двухпортовое ОЗУ для организации всяких буферов, FIFO, т.п.
PS где взять полный квартус и как вылечить - найдете в этом форуме, если хорошо поищите.