Грамотное сопряжение ПЛИС и ARM9 Опции

[Мастер-Ломастер]

Пока я не очень врубаюсь - можно ли на одну шину к RM9200 вешать SDRAM (два чипа) и "нечто типа" SRAM (а на самом деле - ПЛИСка, просто пара банков у неё эмулируют 16-битную SRAM)?

В даташите что-то сказано про буферизацию, но как-то неконкретно (или я не туда смотрю).

Условия задачи:

ARM9 - 2xSDRAM - Flash - FPGA

И подзадачка: если шину SDRAM выводить на разъём для дополнительного расширения (возможного, в будущем), то как сие логичнее всего реализовать?

[beer_warrior]

а у EPM3064 хватит ног, чтобы сделать буфер на 64 сигнала (адреса + данные), плюс два управляющих (#CS и #DIR)?Кусочек от ПЛИС отъедается, быть может, и не большой - но при этом отъедается некисло пинов. А пины мне нужны.

3064 выпускаеться и в 100 ножечном корпусе. Может и на все и не хватит, но 32 и 32 получится.
С другой стороны. А нафига выводить наружу сразу все адреса? Блока в 64К не хватит? Вот и сокращение ног адреса вдвое. Можно по идее и шину данных урезать. Как замену можно поставить шинники, но они явно займут больше места. Посмотрите по ссылке, там был контроллер с FPGA - развязка на двух 16-разрядных шинниках.(У себя этот документ найти не могу )
Но основная идея остаеться неизменной - главный обмен со SDRAM, с согласованием и выравниванием дорожек. Если требуется что-то еще - отводим через шинник, а дальше разворачиваемся во всю мощь. Иначе емкости, наводки и отражения в шине будут непредсказуемы.