Непонятка с отношением жирности полевиков, моя симуляция и standard cell'ы Опции

[SM]

Проектируя выходной каскад усилителя класса D заметил тут вот что - по моим рассчетам для обеспечения нужного одинакового тока в нагрузку и из нагрузки, подключенной к пол-питанию, необходимо в моей технологии отношение W(p) к W(n) 3.5, а в IO-падах CMOS-драйверы построены на отношении примерно 1.8, как собственно и сами "ядерные" целлы. Почему такой выбор может быть? Ведь того же можно добится при заметно меньшем n-канальнике!

[evi]

Наверно потому что 1.8 дает минимальные потери. Если рассеяние энергии считать только в сопротивлении канала, то соотношение должно было бы быть больше, но с увеличением ширины р-полевика увеличиваются емкостные потери, поэтому оптимальные потери получаются при меньшей ширине.

[SM]

но с увеличением ширины р-полевика увеличиваются емкостные потери, поэтому оптимальные потери получаются при меньшей ширине.

Так дело в том, что есть куда уменьшать n-канальный, я вовсе и не думал ужирнять p.