Вопрос о "неиспользуемых" входах CMOS, Общий вопрос о логике, не о FPGA Опции

[LeonY]

У меня на фирме вдруг разгорелся скандальчик. Причина в следующем: в одном из моих проектов всяческие "неиспользованые" (статические управляющие входы, неиспользуемые разряды шин) входы CMOS логики были посажены на VCC через 10к резисторы (pullup) или напрямую на землю (pulldown). C pullup все вроде бы нормально, никто не жалуется. А вот по поводу pulldown понеслась бодяга. Некоторые из моих коллег сильно пытаются меня изнасиловать сажать входы на землю через 10 ом резисторы. Как аргумент, выдвигалось утверждение о защите об бросков (spikes) по земле. Но, по-моему, это полная лажа. Так никто из сторонников резисторов толком не смог толком объяснить зачем - ответ был "а мы так всегда делали". А я говорю "а я так никогда не делал". В результате дискуссия свелась к "сам дурак".

Убедительна просьба или объяснить мне, чем наличие 10ом резистора на много-мега-омном входе может помочь при наличии всяческих бросков и\или, еще лучше, ткнуть меня носом в какую-нибудь книгу (например Application Notes по CMOS).

Заранее благодарен

[DSIoffe]

схемы с отсутствием заземленных входов ОУ ущербны в смысле дальнейшего улучшения их динамических свойств (путем введения компенсационных связей

Ведь заземлённых входов не ОУ, а схемы на ОУ, что совсем не одно и то же, так? И как можно улучшить динамические свойства схемы на ОУ, подавая некий потенциал на её вход?
А ваш п.2 весь не про ОУ, а про конкретные классы схем на них, где удобнее иметь симметричное питание.