Цитата(DK64 @ Mar 30 2007, 18:26)

На картинках изображена технология со сквозными переходными отверстиями, а вопросы задаются про технологию со слепыми via (если я все правильно понял). Первая технология существенно дешевле в производстве и более распространена.
Предложенная задача (SDRAM, FPGA, ...) легко решается в 6-ти слоях по технологии со сквозными via, конечно при использовании разумных толщин дорожек и изоляции и размеров via.
Да, я спрашивал именно про глухие. Via выбрал 0.6/0.3. Дорожка/зазор по 5mil. Но проблема с большим количеством кондеров(FPGA будет загружена под завязку). K тому же для 3.3 В специально выбрал отдельный слой, так как все сигналы 3.3 В, а питания ядер процессора и ПЛИС с дополнительным(JTAG) в InternalPlane3. Остаётся 3 слоя под сигналы и при сквозных отверстиях от кондеров места маловато получается.... .
Цитата(Uree @ Mar 30 2007, 18:35)

Только устройства на шине разнородные(в плане скоростей), такую шину проще всего реализовать с топологией равнолучевой "звезды". Здесь уже не раз упоминались такие случаи.
Помоделируйте обязательно, без этого не получится получить высокую скорость на такой шине.
Спасибо.
Моделировать буду обязательно, без этого, я так понимаю, ни как ...