замена AT45DB161B-RI на AT45DB161D-SU, проблема с отсутствием ноги RDY/~BUSY Опции

[plombir]

Доброго дня, Господа!

Так как м/с flash AT45DB161B-RI (28 ног) снята с производства, решено заменить её на 8-и ножечную. Так, вот, проблема возникла при написании кода определения занятости м/с. Если раньше сигнал проверялся на ноге RDY/~BUSY и проблем не было, то здесь она отсутствует и приходится проверять через "Регистр Статуса" 7-ой бит. Что то не получается... Перепробовал по разному и по всякому. Начинает работать если ставится задержка из цикла NOP-ов вместо ожидания.

Если кто сталкивался с программным опросом м/с flash AT45 через регистр, подскажите пожалуйста последовательность действий при ожидании занятости.

[sensor_ua]

Единственное, у меня IAR строчки вида S0SPSR; просто выкидывает. Хотя это явная ошибка

Вспоминается, что если S0SPSR объявлен как volatile, то не должон. Если объявлен не так, то компилер имеет полное право. В iomacro.h написано, что
SFR_B разворачивается в __io union, а в мануале пишут
The __io memory attribute implies that objects are __no_init and volatile.
Если правда игнорит, то действительно невесело.

[Сергей Борщ]

Вспоминается, что если S0SPSR объявлен как volatile, то не должон. Если правда игнорит, то действительно невесело.

В том то и дело:

Код

#define __IO_REG32_BIT(NAME, ADDRESS, ATTRIBUTE, BIT_STRUCT)\
                        volatile __no_init ATTRIBUTE union \
                         {                                 \
                           unsigned long NAME;             \
                           BIT_STRUCT NAME ## _bit;      \
                         } @ ADDRESS
__IO_REG32_BIT(S0SPSR, 0xE0020004,__READ,__spsr_bits);
//-----------------------------------
    S0SPSR = 0;
    S0SPSR;          // Warning[Pe174]: expression has no effect
    S0SPSR = 0;
//-----------------------------------
    379              S0SPSR = 0;
   \   000001BC   041082E5           STR         R1,[R2, #+0x4]
    380              S0SPSR;
    381              S0SPSR = 0;
   \   000001C0   041082E5           STR         R1,[R2, #+0x4]

Я помню, ReAl когда-то писал, что подобные выражения оформляет как (void)S0SPSR; чтобы самому себе напомнить, что это не описка а чтение. Но, увы, IAR тут делает большой промах. Хотя по доке вроде все нормально:

Descriptions of implementation-defined behavior
Access to volatile objects (6.5.3)
Any reference to an object with volatile qualified type is an access.

Смущает только упоминание implementation-defined behavior. Надо будет на работе в стандарт глянуть - что там об этом случае сказано.

P.S. Ветка как-то плавно уползла от AVR к ARM, но описанная проблема относится ко всем IAR, с которыми работал.

[zltigo]

P.S. Ветка как-то плавно уползла от AVR к ARM, но описанная проблема относится ко всем IAR, с которыми работал.

Да нету проблемы. Использую постоянно. Ниже первый попавшийся кусок, где дважды используется пустышка. Командная строка и листинг прилагаются.

Код

//////////////////////////////////////////////////////////////////////////////
//                                                                           /
// IAR ARM ANSI C/C++ Compiler V4.41A/W32   27/Mar/2007  19:41:57 /
// Copyright 1999-2005 IAR Systems. All rights reserved.                     /
//                                                                           /
//    Cpu mode        =  arm                                                 /
//    Endian          =  little                                              /
//    Stack alignment =  4                                                   /
//    Source file     =  D:\ARM_WORK\pcmu\MAIN\SPI.C                         /
//    Command line    =  D:\ARM_WORK\pcmu\MAIN\SPI.C -D LPC2000_IAR -lC      /
//                       D:\ARM_WORK\pcmu\Works\List\ -lA                    /
//                       D:\ARM_WORK\pcmu\Works\List\ --remarks -o           /
//                       D:\ARM_WORK\pcmu\Works\Obj\ -s9 --debug --cpu_mode  /
//                       arm --endian little --cpu ARM7TDMI-S --stack_align  /
//                       4 --warnings_affect_exit_code                       /
//                       --no_path_in_file_macros -e --require_prototypes    /
//                       --fpu None --dlib_config "D:\IAR\Embedded           /
//                       Workbench\arm\LIB\dl4tpannl8n.h" -I                 /
//                       D:\ARM_WORK\pcmu\..\COMMON\RTOS\portable\IAR\LPC200 /
//                       0\ -I D:\ARM_WORK\pcmu\..\COMMON\RTOS\include\ -I   /
//                       D:\ARM_WORK\pcmu\..\COMMON\include\ -I              /
//                       D:\ARM_WORK\pcmu\MAIN\include\ -I "D:\IAR\Embedded  /
//                       Workbench\arm\INC\" --inline_threshold=2            /
//    List file       =  D:\ARM_WORK\pcmu\Works\List\SPI.s79                 /
//                                                                           /
//                                                                           /
//////////////////////////////////////////////////////////////////////////////

....

        RSEG CODE:CODE:NOROOT(2)
        CFI Block cfiBlock7 Using cfiCommon0
        CFI Function fpga_switch
        ARM
//  int fpga_switch( WORD data, WORD addr )
//  {
//  ulong value = ( 0x9C0000>>(8+2) );
//  int ret_data;
//  value |= (addr>>8)|((addr&0x1F)<<3);      
//  value <<= 8;
//  value |= (data>>8)|((data&0x1F)<<3);      
//  value <<= 2;
fpga_switch:
        LSR      R2,R1,#+8
        AND      R1,R1,#0x1F
        ORR      R1,R2,R1, LSL #+3
        ORR      R1,R1,#0x2700
        LSR      R2,R0,#+8
        AND      R0,R0,#0x1F
        ORR      R0,R2,R0, LSL #+3
        ORR      R0,R0,R1, LSL #+8
        LSL      R1,R0,#+2
//  IO0CLR = P0B_SEL_FPGA;    // Select(soft)
        MOV      R0,#-536870908
        ORR      R0,R0,#0x28000
        MOV      R2,#+268435456
        ORR      R2,R2,#0x1000
        STR      R2,[R0, #+8]
//  SSPDR  = value>>16;
        MOV      R3,#-536870904
        ORR      R3,R3,#0x68000
        LSR      R12,R1,#+16
        STR      R12,[R3, #+0]
//  IO0SET = P0B_SEL_FPGA;    // Unselect
        STR      R2,[R0, #+0]
//  while( !(SSPSR & SSPSR_RNE) );
??fpga_switch_0:
        LDR      R0,[R3, #+4]
        TST      R0,#0x4
        BEQ      ??fpga_switch_0
//  ret_data = SSPDR;
        LDR      R0,[R3, #+0]
//  SSPDR = value>>8;
        LSR      R2,R1,#+8
        STR      R2,[R3, #+0]
//  while( !(SSPSR & SSPSR_RNE) );
??fpga_switch_1:
        LDR      R2,[R3, #+4]
        TST      R2,#0x4
        BEQ      ??fpga_switch_1
//  SSPDR;
        LDR      R2,[R3, #+0]
//  SSPDR = value;
        STR      R1,[R3, #+0]
//  while( !(SSPSR & SSPSR_RNE) );
??fpga_switch_2:
        LDR      R1,[R3, #+4]
        TST      R1,#0x4
        BEQ      ??fpga_switch_2
//  SSPDR;
        LDR      R1,[R3, #+0]
//  return( ret_data );
        MOV      PC,LR           ;; return
        CFI EndBlock cfiBlock7
//  }

[Сергей Борщ]

Да нету проблемы.

Конечно! А я, значит, листинг и варнинг компилятора сам сочинил?