EMIF + FPGA Опции

[Politeh]

Как лучше назначать выводы у FPGA?

Есть проц. TMS320C6713B и FPGA XC3S1500. Они общаются по EMIF интерфейсу. Вопрос: как лучше назначить пины у FPGA? 2 варианта:
1. Чтобы выводы соответствующей функциональности распологались в одном слои т.е. адреса допустим во внутреннем, а контрольные в нижнем и т.д. Но в этом случае длина дорожек будет больше, так всё занимает несколько банков выводов.
2. Всё уместить в 2-ух банках выводов, но тогда дорожки будут в разныех слоях, а это, как я понимаю, не есть хорошо. Или придется доп. отверстия делать, чтобы вывести их потом снова на один слой.

Буду рад выслушать советы.
Спасибо.

[monty]

[quote name='Политех' date='Apr 9 2007, 14:34' post='234205']
Как лучше назначать выводы у FPGA?

Есть проц. TMS320C6713B и FPGA XC3S1500. Они общаются по EMIF интерфейсу. Вопрос: как лучше назначить пины у FPGA? 2 варианта:
1. Чтобы выводы соответствующей функциональности распологались в одном слои т.е. адреса допустим во внутреннем, а контрольные в нижнем и т.д. Но в этом случае длина дорожек будет больше, так всё занимает несколько банков выводов.
2. Всё уместить в 2-ух банках выводов, но тогда дорожки будут в разныех слоях, а это, как я понимаю, не есть хорошо. Или придется доп. отверстия делать, чтобы вывести их потом снова на один слой.

[/quot
Во первых взять посмотреть Xilinx-овские и TI-е референсы (на пример для DM642 - могу мыльнуть). Насколько я помню макс скорость у 6713 100 или 133 мгц - длинна дорожек не так уж критична, да и то как провода по слоям сгруппированы - тоже... Главное чтобы разводить удобно было...