EMIF + FPGA Опции

[Politeh]

Как лучше назначать выводы у FPGA?

Есть проц. TMS320C6713B и FPGA XC3S1500. Они общаются по EMIF интерфейсу. Вопрос: как лучше назначить пины у FPGA? 2 варианта:
1. Чтобы выводы соответствующей функциональности распологались в одном слои т.е. адреса допустим во внутреннем, а контрольные в нижнем и т.д. Но в этом случае длина дорожек будет больше, так всё занимает несколько банков выводов.
2. Всё уместить в 2-ух банках выводов, но тогда дорожки будут в разныех слоях, а это, как я понимаю, не есть хорошо. Или придется доп. отверстия делать, чтобы вывести их потом снова на один слой.

Буду рад выслушать советы.
Спасибо.

[Politeh]

Если можно, мылни пожалуйста. Начет длинны дорожек, то у меня там топология звезда, и наверное длинна порядочная будет, так как на шине висят проц, ПЛИС, 2-е ОЗУ и флэш. А так как лучи нужно равной длины делать, то наверное длина будет... Вообщем хочу всё по правилам сделать да промоделировать... Только вот чувствую засада будет в выравнивании длин дорожек...

[monty]

Если можно, мылни пожалуйста. Начет длинны дорожек, то у меня там топология звезда, и наверное длинна порядочная будет, так как на шине висят проц, ПЛИС, 2-е ОЗУ и флэш. А так как лучи нужно равной длины делать, то наверное длина будет... Вообщем хочу всё по правилам сделать да промоделировать... Только вот чувствую засада будет в выравнивании длин дорожек...

Ты посчитай с какой точностью надо выравнивать дорожки...Для 133M пол клока это 3.75н. Скорость распространения (грубо) 130...180 ps/inch - если длинна дорожек будет в пределах +/- 300..500 милов все скорее всего будет хорошо (главное не забыть сделать клоки(или стробы) самыми длинными - длиннее самой длинной веревки аддр/управл/данных на те же 300-500 мил).