Цитата(Konstantin Ilichev @ Apr 10 2007, 08:35)

А какой компаратор можно применить, чтобы:
1) не вносил избыточный джиттер;
2) не заваливал фронты;
3) не занимал много места на плате?
1) Избыточный jitter будет, вопрос в его величине

2) Каковы параметры clipped sine? В частности, каков угол отсечки?
3) Я бы применил МС100EPT21 (или другой преобразователь PECL-LVTTL) с трансформатором на входе, но скорость нарастания на входе должна быть не менее 0.3В/нс.
4) Некоторые FPGA допускают конфигурирование входов с гистерезисом. Может не замарачиваться?