Как корректно преобразовать CLIPPED SINE в CMOS Опции

[Konstantin Ilich...]

Добрый день всем!

Имеется генератор TCXO на 12,8 МГц 2.5 ppm с выходом clipped sine.
Подскажите, как правильно его преобразовать в прямоугольник, чтобы подать на FPGA?

[Adlex]

Правильнее - компаратор или транзистор в ключевом режиме

[Konstantin Ilich...]

Правильнее - компаратор или транзистор в ключевом режиме

А какой компаратор можно применить, чтобы:
1) не вносил избыточный джиттер;
2) не заваливал фронты;
3) не занимал много места на плате?

[Lonesome Wolf]

А какой компаратор можно применить, чтобы:
1) не вносил избыточный джиттер;
2) не заваливал фронты;
3) не занимал много места на плате?

1) Избыточный jitter будет, вопрос в его величине
2) Каковы параметры clipped sine? В частности, каков угол отсечки?
3) Я бы применил МС100EPT21 (или другой преобразователь PECL-LVTTL) с трансформатором на входе, но скорость нарастания на входе должна быть не менее 0.3В/нс.
4) Некоторые FPGA допускают конфигурирование входов с гистерезисом. Может не замарачиваться?