реклама на сайте
подробности
 
 Wiki Wiki  Photo Photo  Forum Forum  Reviews Reviews  Help (!) Help (!)
 
> SI
Politeh
сообщение Apr 16 2007, 14:37
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 467
Регистрация: 7-06-06
Пользователь №: 17 829
Прдолжаю делать EMIF + 2 SDRAM + FLASH + FPGA(100 МГц).

Вопрос.
Если в случае Slow-Weak при моделировании в HL сигнал получается плохой, а в других случаях соответствующий нормам, то велика ли вероятность некорректной работы?

Спасибо.
Go to the top of the page
 
+Quote Post
 
 Start new topic
Ответов
Uree
сообщение Apr 17 2007, 17:05
Сообщение #2


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480
А почему именно сигнальных 4? На небольших БЖА 4 ВООБЩЕ слоев хватитsmile.gif На двух сигнальных выводится 4 ряда контактов, еще два силовых - и вот они 4 слоя платы. ВСЕГО 4 слоя.
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Политех   SI   Apr 16 2007, 14:37
- - avesat   Вот прочитайте, вырезка из даташита   Apr 16 2007, 16:10
|- - Политех   Цитата(avesat @ Apr 16 2007, 17:10) Вот п...   Apr 16 2007, 16:17
- - avesat   Прочитайте про правила разводки SDRAM памяти! ...   Apr 16 2007, 18:47
|- - Политех   Цитата(avesat @ Apr 16 2007, 19:47) Прочи...   Apr 17 2007, 08:02
- - avesat   Цитата(Политех @ Apr 16 2007, 14:37) Прдо...   Apr 17 2007, 09:38
|- - Политех   Цитата(avesat @ Apr 17 2007, 10:38) Я дум...   Apr 17 2007, 13:02
|- - Жека   Цитата(Политех @ Apr 17 2007, 14:02) 4 сл...   Apr 17 2007, 13:08
|- - Жека   Цитата(Uree @ Apr 17 2007, 18:05) А почем...   Apr 17 2007, 17:43
- - Uree   Смотря какой БЖА Если сплошной - да. Если с пустым...   Apr 17 2007, 17:54

 

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 

RSS Текстовая версия Сейчас: 20th June 2025 - 14:24
Рейтинг@Mail.ru


Страница сгенерированна за 0.01336 секунд с 7
ELECTRONIX ©2004-2016