Цитата(des00 @ Mar 29 2005, 21:48)
Цитата(Andrey Filippov @ Mar 23 2005, 20:54)
[ реализация на Verilog HDL под GNU/GPL (со всеми ее свободами и ограничениями). Исходники, в частности, лежат на
CVS нашего проекта на Sourceforge.
День добрый! а исходники на верилоге можно глянуть ? по вашему линку я их не нашел

Какой-то там бардак в CVS - вся ветка пропала куда-то(буду смотреть), но есть еще копия:
http://cvs.sourceforge.net/viewcvs.py/elphel/fpga/theora/ (кстати, легко доступная из соседнего линка)
Действительно - странно. Через веб-интерфейс не видно, а прямо - один раз update сделал - тоже - как будто пусто. Еще раз - все на месте. Никогда раньше такого не было - наверное, починят сервер.