Создание Gigabit Ethernet на FPGA, Если кто разбирается, подскажите Опции

[alex_k]

Практического опыта создания Ethernet нет, никакого, знаю , что существуют ядра реализующие MAC и к нему необходимо добавлять PHY. Слышал, хотя
может и ошибаюсь, что интерфейсы для управления PHY есть разные.
Может кто просветит, что нужно чтобы сделать Gigabit Ethernet на базе ядер для ПЛИС как на физическом, так и на логическом уровне, что-бы физический
был подешевле.

[alex_k]

Спасибо за инфу. Был вопрос поиска PHY для обеспечения физического уровня. Как я понят MII интерфейс для согласования с PHY паралельный, т.е.
если в плисине будет работать ядро, видимо оно будет выдавать поток данных
с частотой 100 МГц (125 МГц), а микросхема PHY будет формировать уже
последовательный гигабитный поток.

Еще вопрос, дайте ссылки на где можно качнуть даташиты на гигабитные PHY, порадок цен или ссылку на подфорум.