Создание Gigabit Ethernet на FPGA, Если кто разбирается, подскажите Опции

[alex_k]

Практического опыта создания Ethernet нет, никакого, знаю , что существуют ядра реализующие MAC и к нему необходимо добавлять PHY. Слышал, хотя
может и ошибаюсь, что интерфейсы для управления PHY есть разные.
Может кто просветит, что нужно чтобы сделать Gigabit Ethernet на базе ядер для ПЛИС как на физическом, так и на логическом уровне, что-бы физический
был подешевле.

[alex_k]

Немного поразбирался, возник вопрос. Насколько я понял после MAC идет
PCS, который для 1000BASE-X реализует 8В\10В кодировку, а для -Т это TX/T2 код, далее идет PHY. Возник вопрос, МАС есть, выдает GMII или
TBI код, существует недорогие микросхемы PCS+PHY для -Т реализации, или PCS не сложно написать самому, или может есть уже готовые решения.